JPH0247800B2 - NIJUKASETSUTENSHUTSURYOKUHOSHIKI - Google Patents

NIJUKASETSUTENSHUTSURYOKUHOSHIKI

Info

Publication number
JPH0247800B2
JPH0247800B2 JP13335581A JP13335581A JPH0247800B2 JP H0247800 B2 JPH0247800 B2 JP H0247800B2 JP 13335581 A JP13335581 A JP 13335581A JP 13335581 A JP13335581 A JP 13335581A JP H0247800 B2 JPH0247800 B2 JP H0247800B2
Authority
JP
Japan
Prior art keywords
word
relay
input section
output
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13335581A
Other languages
Japanese (ja)
Other versions
JPS5835698A (en
Inventor
Kunio Nozawa
Masaaki Nakajima
Osamu Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13335581A priority Critical patent/JPH0247800B2/en
Publication of JPS5835698A publication Critical patent/JPS5835698A/en
Publication of JPH0247800B2 publication Critical patent/JPH0247800B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 本発明は二重化接点出力方式、さらに詳しくは
データテレメータシステム等においてリレーで制
御を行なう場合における二重化接点出力方式に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a duplex contact output system, and more particularly to a duplex contact output system when controlling a data telemeter system using a relay.

テレメータシステム等においてリレーで制御を
行なう場合誤動作を減少させるため2個のリレー
を使用して信頼性を上げる方法が採用される。第
1図にその1例を示す。第1図は一般的に考えら
れるリレー接点の二重化の例であつて1ワード
(16ビツト)単位で接点を出力するためにおのお
の独立したワードのドライバでリレーを駆動して
いる。すなわちプロセツサ等の制御部よりの16ビ
ツトの入力情報はゲート部1を経て入力されレジ
スタ2aおよびドライバ3aにより形成される第
1のワードおよびレジスタ2bおよびドライバ3
bにより形成される第2のワードによるドライバ
でリレーA1〜A16およびB1〜B16を駆動し、その
接点a1,b1〜a16,b16を出力している。なおレジ
スタ2a,2bにはプロセツサ等の制御部より同
じ情報が書込まれている。
When controlling a telemeter system using relays, a method is adopted in which two relays are used to increase reliability in order to reduce malfunctions. An example is shown in FIG. FIG. 1 is an example of duplication of relay contacts, which is generally considered, and in order to output contacts in units of 1 word (16 bits), each relay is driven by an independent driver for each word. In other words, 16-bit input information from a control section such as a processor is inputted through a gate section 1 and is input into a first word formed by a register 2a and a driver 3a, and a register 2b and a driver 3.
The driver based on the second word formed by b drives the relays A 1 to A 16 and B 1 to B 16 , and outputs the contacts a 1 , b 1 to a 16 , and b 16 . Note that the same information is written into the registers 2a and 2b by a control section such as a processor.

第1図に示すような従来例ではリレーやドライ
バが二重化されているがドライブ部にデータを供
給するもとの制御部は共通のものである。そして
第1図に例においては制御部からゲート部1にい
たる部分は共通になつているので出力部の接点出
力に関しては信頼性はゲート部1やそれ以前の共
通部の部品の信頼度に依存することになる。した
がつてリレーやドライバを二重化しても信頼度の
大きな改善を望むことができない。
In the conventional example shown in FIG. 1, the relays and drivers are duplicated, but the original control section that supplies data to the drive section is common. In the example shown in Figure 1, the parts from the control part to the gate part 1 are common, so the reliability of the contact output of the output part depends on the reliability of the parts in the gate part 1 and the common parts before it. I will do it. Therefore, even if relays and drivers are duplicated, no significant improvement in reliability can be expected.

本発明の目的は制御部からの信号の経路も二重
化することによりドライバー、リレーの二重化と
ともにさらに高い信頼度の二重化接点方式を提供
することにある。
An object of the present invention is to provide a duplex contact system with even higher reliability by duplicating the signal path from the control section, thereby duplicating drivers and relays.

本発明によれば入力部が共通で2ワード以上の
複数の出力部を有し、1ワード(nビツト)単位
でリレー接点を開閉して前記入力部の情報を出力
するリレー接点の二重化方式において、前記入力
線へ第1のワードとして前記nビツトの情報を書
き込みリレードライバ経由で二重化されたリレー
群の一方のリレー群を動作させ、時間をおいて前
記入力部へ第2のワードとして前記nビツトの情
報の上・下位バイトを入れ替えて書込み、その書
込まれた第2のワードの情報を第2のリレードラ
イバに取り出した後該第2のリレードライバと第
2のリレー群間の接続を上・下位バイトを入れ替
えて接続し該第2のワードを前記第1のワードに
対応する情報となし前記第1および第2のワード
で対応する2個のリレーの接点を組合わせて出力
する構成とした二重化接点出力方式が提案され
る。
According to the present invention, an input section has a common input section and a plurality of output sections each having two or more words, and a relay contact duplication method is provided in which the relay contact is opened and closed in units of one word (n bits) to output information from the input section. , writes the n-bit information as a first word to the input line, operates one relay group of the duplicated relay group via a relay driver, and after some time passes the n-bit information to the input section as a second word. The upper and lower bytes of the bit information are exchanged and written, and the written second word information is taken out to the second relay driver, and then the connection between the second relay driver and the second relay group is established. A configuration in which the upper and lower bytes are exchanged and connected, and the second word is used as information corresponding to the first word, and the contacts of two relays corresponding to the first and second words are combined and output. A redundant contact output method is proposed.

以下本発明にかかる二重化接点方式の実施例に
ついて詳細に説明する。
Embodiments of the duplex contact system according to the present invention will be described in detail below.

第2図は本発明にかかる二重化接点方式の1実
施例のブロツク図、第3図は本発明を実行するた
めに必要な制御部内の処理を示す。
FIG. 2 is a block diagram of one embodiment of the duplex contact system according to the present invention, and FIG. 3 shows the processing within the control section necessary for carrying out the present invention.

第2図においてプロセツサ等の制御部よりの16
ビツトの入力情報はゲート部11を経て入力され
レジスタ12a、およびドライバ13aより形成
される第1のワードおよびレジスタ12bおよび
ドライバ13bより形成される第2のワードによ
るドライバでリレーA1〜A16およびB1〜B16を駆
動しその接点a1,b1〜a16〜b16に出力を得ている
のであるが、第2図と第1図の相違点は第2図の
本発明においてはドライバ13bの出力とリレー
の接続を上下8ビツトずつ入れ替えたところにあ
る。したがつて目的の接点出力を得るためにはレ
ジスタの12aおよび12bに書込む16ビツトの
データの上下のバイトを入れ替えて行なう。この
状態を第3図に示す。第3図においてaは制御部
よりレジスタ12aへの書込みデータ、bは制御
部よりレジスタ12bへの書込みデータを示す。
例えば第2図において「OUT1」の接点出力が必
要な場合は次に示すごとき動作となる。
In Figure 2, 16
The bit input information is input through the gate section 11, and the first word is formed by the register 12a and the driver 13a, and the second word is formed by the register 12b and the driver 13b . B 1 to B 16 are driven and output is obtained to the contacts a 1 , b 1 to a 16 to b 16 , but the difference between FIG. 2 and FIG. 1 is that in the present invention shown in FIG. The connection between the output of the driver 13b and the relay is changed by switching the upper and lower 8 bits. Therefore, in order to obtain the desired contact output, the upper and lower bytes of the 16-bit data written to registers 12a and 12b are exchanged. This state is shown in FIG. In FIG. 3, a indicates data written from the control section to the register 12a, and b indicates data written from the control section to the register 12b.
For example, in FIG. 2, if a contact output of "OUT 1 " is required, the operation will be as shown below.

(イ) 制御部は「A1」リレーを動作させるため第
3図aのデータD1をオンにしてレジスタ12
aに書込む。このデータD1は第2図のゲート
11のゲートG1を通過する。
(b) In order to operate the "A 1 " relay, the control section turns on the data D 1 in Figure 3 a and sets the register 12.
Write in a. This data D 1 passes through gate G 1 of gate 11 in FIG.

(ロ) つぎに制御部は「B1」リレーを動作させる
ために前記(イ)項で使つたデータの上部バイトを
第3図bのように入れ替えてレジスタ12bへ
書き込む。もとの「D1」に相当する信号は第
2図のゲート11のゲートG9を通過する。第
3図bにおいて上位バイトと下位バイトを入れ
替える処理は制御部内で行なわれる。
(b) Next, in order to operate the "B 1 " relay, the control section replaces the upper byte of the data used in the above (a) as shown in FIG. 3b and writes it to the register 12b. The signal corresponding to the original "D 1 " passes through gate G 9 of gate 11 in FIG. In FIG. 3b, the process of exchanging the upper and lower bytes is performed within the control section.

前記(イ)、(ロ)項の動作を一括して第4図により説
明する。まず第4図aのブロツク21で制御部は
メモリよりデータAを読み出し、ブロツク22で
この読み出したデータをレジスタ12aに制御信
号CONT1によつて書き込む。つぎにブロツク
23において制御部はデータ「A」を再度メモリ
から読出し、ブロツク24においてデータ「A」
の上下バイトを反転し、ブロツク25において反
転データ「A」をレジスタ12bに制御信号
CONT2により書き込みを行なう。第4図bは
データバスにおけるデータ「A」およびその反転
データとレジスタ12a,12bに対する制御信
号CONT1,CONT2間の時間的関係を明らか
にしたものである。
The operations in items (a) and (b) above will be collectively explained with reference to FIG. First, in block 21 of FIG. 4a, the control section reads data A from the memory, and in block 22, writes the read data into the register 12a using the control signal CONT1. Next, in block 23, the control section reads data "A" from the memory again, and in block 24, data "A" is read out again from the memory.
The upper and lower bytes of the data are inverted, and in block 25, the inverted data "A" is sent to the register 12b as a control signal.
Write using CONT2. FIG. 4b shows the temporal relationship between data "A" on the data bus, its inverted data, and control signals CONT1 and CONT2 for registers 12a and 12b.

以上詳細に説明したように本発明によればリレ
ー接点のみでなくゲート部やそれ以前の御御部か
らの信号の経路も二重化されることになり、ドラ
イバーおよびリレーの二重化とともに高い信頼性
が得られる。
As explained in detail above, according to the present invention, not only the relay contacts but also the signal paths from the gate section and the control section before it are duplicated, and high reliability is achieved by duplicating the driver and relay. It will be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来から考えられる二重化接点出力方
式の1例、第2図は本発明にかかる二重化接点出
力方式の1実施例のブロツク図、第3図は本発明
にかかる方式を実行するために必要な制御部内の
処理の説明図、第4図は制御部の処理を説明する
タイミングチヤートである。 図において、11がゲート部、12a,12b
が第1および第2のレジスタ、13a,13bが
第1および第2のドライバである。
Fig. 1 is an example of a conventionally considered duplex contact output method, Fig. 2 is a block diagram of an embodiment of the duplex contact output method according to the present invention, and Fig. 3 is a diagram for implementing the method according to the present invention. FIG. 4 is an explanatory diagram of the necessary processing within the control section, and FIG. 4 is a timing chart illustrating the processing of the control section. In the figure, 11 is a gate part, 12a, 12b
are first and second registers, and 13a and 13b are first and second drivers.

Claims (1)

【特許請求の範囲】[Claims] 1 入力部が共通で2ワード以上の複数の出力部
を有し、1ワード(nビツト)単位でリレー接点
を開閉して前記入力部の情報を出力するリレー接
点の二重化方式において、前記入力部へ第1のワ
ードとして前記nビツトの情報を書き込みリレー
ドライバ経由で二重化されたリレー群の一方のリ
レー群を動作させ、時間において前記入力部へ第
2のワードとして前記nビツトの情報の上・下位
バイトを入れ替えて書込み、その書込まれた第2
のワードの情報を第2のリレードライバに取り出
した後該第2のリレードライバと第2のリレー群
間の接続を上・下位バイトを入れ替えて接続し、
該第2のワードを前記第1のワードに対応する情
報となし前記第1および第2のワードで対応する
2個のリレーの接点を組合わせて出力する構成と
した二重化接点出力方式。
1 In a relay contact duplication method in which the input section has a common input section and a plurality of output sections each having two or more words, and the relay contact is opened and closed in units of one word (n bits) to output information from the input section, the input section Write the n-bit information as a first word to the input section, operate one of the duplicated relay groups via a relay driver, and then write the n-bit information as a second word to the input section at the same time. The lower byte is exchanged and written, and the written second
After extracting word information to a second relay driver, connect the second relay driver and the second relay group by exchanging upper and lower bytes,
A duplex contact output method, wherein the second word is used as information corresponding to the first word, and contacts of two relays corresponding to the first and second words are combined and output.
JP13335581A 1981-08-27 1981-08-27 NIJUKASETSUTENSHUTSURYOKUHOSHIKI Expired - Lifetime JPH0247800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13335581A JPH0247800B2 (en) 1981-08-27 1981-08-27 NIJUKASETSUTENSHUTSURYOKUHOSHIKI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13335581A JPH0247800B2 (en) 1981-08-27 1981-08-27 NIJUKASETSUTENSHUTSURYOKUHOSHIKI

Publications (2)

Publication Number Publication Date
JPS5835698A JPS5835698A (en) 1983-03-02
JPH0247800B2 true JPH0247800B2 (en) 1990-10-22

Family

ID=15102774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13335581A Expired - Lifetime JPH0247800B2 (en) 1981-08-27 1981-08-27 NIJUKASETSUTENSHUTSURYOKUHOSHIKI

Country Status (1)

Country Link
JP (1) JPH0247800B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009491A (en) * 2007-06-29 2009-01-15 Koyo Electronics Ind Co Ltd Proximity sensor and proximity sensor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009491A (en) * 2007-06-29 2009-01-15 Koyo Electronics Ind Co Ltd Proximity sensor and proximity sensor system

Also Published As

Publication number Publication date
JPS5835698A (en) 1983-03-02

Similar Documents

Publication Publication Date Title
US4819232A (en) Fault-tolerant multiprocessor arrangement
JPH02154177A (en) Testing construction for module for testing signal chip having a plurality of different function blocks
US4858038A (en) System of disk device selector circuits for disk controller
JPH0247800B2 (en) NIJUKASETSUTENSHUTSURYOKUHOSHIKI
JPS59206972A (en) Shared memory
EP0382342B1 (en) Computer system DMA transfer
JPH0715670B2 (en) Data processing device
JP2001176272A (en) Plural line buffer type memory lsi
JPH047730A (en) Magnetic disk control system
RU1805496C (en) Memory circuit
JP2570137B2 (en) Programmable array logic
SU1179351A1 (en) Interface for linking computer with peripheral units
JPH0423119A (en) Method and device for restoration of data on array disk
SU1262511A1 (en) Interface for linking two electronic computers
SU1640703A1 (en) Interface for computer and users
JPS5847729B2 (en) Data transfer method
JPH02171949A (en) Dma transfer system
JPS63201810A (en) Time system for information processing system
JPH0664561B2 (en) Simultaneous writing circuit
JPH04263333A (en) Memory duplication system
JPS61115158A (en) I/o interface control system
EP0980076A2 (en) Memory activation devices and methods
JPH04107666A (en) Dma transfer system
JPH0544755B2 (en)
JPS61173365A (en) Data processing system