JPH0247696A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0247696A JPH0247696A JP63198205A JP19820588A JPH0247696A JP H0247696 A JPH0247696 A JP H0247696A JP 63198205 A JP63198205 A JP 63198205A JP 19820588 A JP19820588 A JP 19820588A JP H0247696 A JPH0247696 A JP H0247696A
- Authority
- JP
- Japan
- Prior art keywords
- address
- display device
- scrolling
- display area
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 102220042024 rs7201122 Human genes 0.000 description 5
- 101100262374 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC21 gene Proteins 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子計算機等の入力情報を表示するラスター
スキャン方式の画像表示装置における、表示画面のスク
ロールに関するものである。
スキャン方式の画像表示装置における、表示画面のスク
ロールに関するものである。
従来の技術
表示すべき画面に対応したフレームメモリを存し、任意
の図形を前記フレームメモリに書き込み、前記フレーム
メモリの走査を行い、図形の表示を行う画像表示装置に
おいて、使用者が画面の表示領域を上下左右に変更（以
後スクロールと呼ぶ）することは頻繁に行われる。
の図形を前記フレームメモリに書き込み、前記フレーム
メモリの走査を行い、図形の表示を行う画像表示装置に
おいて、使用者が画面の表示領域を上下左右に変更（以
後スクロールと呼ぶ）することは頻繁に行われる。
このため、画像表示装置の多くは、使用者が何等かの方
法で簡単にスクロールを要求できる入力手段を備え、使
用者の要求した方向へ、あらかじめ決められた量だけ（
たとえばＩ／２）スクロールを実行する。
法で簡単にスクロールを要求できる入力手段を備え、使
用者の要求した方向へ、あらかじめ決められた量だけ（
たとえばＩ／２）スクロールを実行する。
従来の画像表示装置において、スクロールを実行する場
合、まず表示画面の消去を行い、そのあとで新しい表示
領域の図形を再描画することでスクロールを実行してき
た。
合、まず表示画面の消去を行い、そのあとで新しい表示
領域の図形を再描画することでスクロールを実行してき
た。
発明が解決しようとする課題
しかしながら従来例では、スクロールを実行すると表示
領域のすべてに対してアクセスするためフレームメモリ
の動作時間、及びスクロール後の表示データの作成と描
画に要する時間が、画像表示装置の解像度の増加に伴い
増大し、画像表示装置の応答性を著しく低下させるとい
う課題を有してきた。
領域のすべてに対してアクセスするためフレームメモリ
の動作時間、及びスクロール後の表示データの作成と描
画に要する時間が、画像表示装置の解像度の増加に伴い
増大し、画像表示装置の応答性を著しく低下させるとい
う課題を有してきた。
本発明は、かかる点に鑑み、高速なスクロールを実現す
る画像表示装置を提供することを目的としている。
る画像表示装置を提供することを目的としている。
課題を解決するための手段
電子計算機等の入力情報を表示するラスタースキャン方
式の画像表示装置において、表示領域位置を示すアドレ
ス信号と、スクロール制御信号により、表示領域位置を
示すアドレスを切り替えるアドレス変換回路を備えた画
像表示装置である。
式の画像表示装置において、表示領域位置を示すアドレ
ス信号と、スクロール制御信号により、表示領域位置を
示すアドレスを切り替えるアドレス変換回路を備えた画
像表示装置である。
作用
前記した構成により本発明によれば、表示装置上に表示
される領域を複数に分割し、前記分割した領域をしめず
アドレス信号を変換し、スクロールに応じて前記アドレ
ス変換の方法を決定することでフレームメモリに書き込
まれた内容を変更することなく表示装置上で表示領域位
置を極めて短い時間で交換することができる。
される領域を複数に分割し、前記分割した領域をしめず
アドレス信号を変換し、スクロールに応じて前記アドレ
ス変換の方法を決定することでフレームメモリに書き込
まれた内容を変更することなく表示装置上で表示領域位
置を極めて短い時間で交換することができる。
実施例
第１図は本発明の一実施例を示すブロック図である。
第２図は本発明の一実施例を説明するために表示装置上
の位置とフレームメモリのアドレスとの関係をしめず説
明図である。本実施例では、１０２４ｘ１０２４画素を
表示し表示装置上の左上端が（ｏｏｏｏｏ）１Ｂ 右
下端が（３ＦＦＦＦ）ＩＧのアドレスに対応し、１ワー
ド４ビツトで構成している。アドレスのうち下位８ビツ
トで表示装置のＸ方向のワードの位置を示し上位１１ビ
ツトでＸ方向の位置を示している。
の位置とフレームメモリのアドレスとの関係をしめず説
明図である。本実施例では、１０２４ｘ１０２４画素を
表示し表示装置上の左上端が（ｏｏｏｏｏ）１Ｂ 右
下端が（３ＦＦＦＦ）ＩＧのアドレスに対応し、１ワー
ド４ビツトで構成している。アドレスのうち下位８ビツ
トで表示装置のＸ方向のワードの位置を示し上位１１ビ
ツトでＸ方向の位置を示している。
例えば表示装置上の（ｘ 、ｙ）＝（２ｏｏ 、５００
）は（ＩＦ４３２）ＩＧで示されるアドレスの１ワード
に対応する。
）は（ＩＦ４３２）ＩＧで示されるアドレスの１ワード
に対応する。
第３図は本発明の一実施例に使用するアドレス変換回路
である。本実施例では変換したアドレスをデコードして
ビデオランダムアクセスメモリ（以後ＶＲＡＭと略す。
である。本実施例では変換したアドレスをデコードして
ビデオランダムアクセスメモリ（以後ＶＲＡＭと略す。
）のセレクト信号に使用しているので、デコーダ回路も
付加しである。
付加しである。
第４図は第３図で示したアドレス変換回路の真理値表で
ある。
ある。
第１図において表示装置にはカソードレイチュウブ（以
後ＣＲＴと略す）９を用い表示領域のｌ０２４ｘ１０２
４画素を一般的な２５６にビットのＶＲＡＭ４個ＶＲＡ
Ｍ４，５．Ｇ、？で構成し、それぞれを表示装置上の５
１２ｘ５１２画素に対応させる。ＣＲＴコントロラー３
ハＶＲＡＭ４，５．Ｇ、７ノシ！Ｊ ７／ｌ／ホー
トニテータを転送するサイクルとシリアル出力の制御信
号をＣＲＴ９の規格で出力し、またＶＲＡＭの規格でリ
フレッシュ用の制御信号を出す。ＶＲＡＭ４゜５．６．
７の出力はデジタルアナログコンバータ８によりＣＲＴ
９の規格で出力され画像データとしてＣＲＴ９に表示さ
れる。 外部から描画命令がくると描画回路１は描画
点を演算しＣＲＴコントローラ３と競合しないタイミン
グで、第２図のアドレスにしたがい描画データをＶＲＡ
Ｍ４，５，８．７に書き込む。
後ＣＲＴと略す）９を用い表示領域のｌ０２４ｘ１０２
４画素を一般的な２５６にビットのＶＲＡＭ４個ＶＲＡ
Ｍ４，５．Ｇ、？で構成し、それぞれを表示装置上の５
１２ｘ５１２画素に対応させる。ＣＲＴコントロラー３
ハＶＲＡＭ４，５．Ｇ、７ノシ！Ｊ ７／ｌ／ホー
トニテータを転送するサイクルとシリアル出力の制御信
号をＣＲＴ９の規格で出力し、またＶＲＡＭの規格でリ
フレッシュ用の制御信号を出す。ＶＲＡＭ４゜５．６．
７の出力はデジタルアナログコンバータ８によりＣＲＴ
９の規格で出力され画像データとしてＣＲＴ９に表示さ
れる。 外部から描画命令がくると描画回路１は描画
点を演算しＣＲＴコントローラ３と競合しないタイミン
グで、第２図のアドレスにしたがい描画データをＶＲＡ
Ｍ４，５，８．７に書き込む。
アドレス変換回路２は、本実施例では５１２ｘ５１２画
素を１つのＶＲＡＭで対応させているので、第３図の回
路で実現できる。
素を１つのＶＲＡＭで対応させているので、第３図の回
路で実現できる。
第３図においてフリップフロップＦ、Ｆ、３．４は、Ｖ
ＲＡＭ４．５．Ｇ、７が通常アドレスマルチプレクスし
て動作するので１サイクル中にロウアドレスを保持する
のに使用する。前述したようにアドレス信号ＡＩ７．７
はそれぞれ表示装置の下（Ａ１７＝１）上（Ａ１７＝０
）及び右（Ａ７：１ ）ｉ （Ａ７＝０ ）に対応する
。フリップフロップＦ、Ｆ、１．２ハ、４個（７）ＶＲ
ＡＭ４，５．［ｉ、’１表示装置上のどの領域に表示さ
れるかを示し、上下または左右のスクロールに応じてそ
れぞれ反転する。
ＲＡＭ４．５．Ｇ、７が通常アドレスマルチプレクスし
て動作するので１サイクル中にロウアドレスを保持する
のに使用する。前述したようにアドレス信号ＡＩ７．７
はそれぞれ表示装置の下（Ａ１７＝１）上（Ａ１７＝０
）及び右（Ａ７：１ ）ｉ （Ａ７＝０ ）に対応する
。フリップフロップＦ、Ｆ、１．２ハ、４個（７）ＶＲ
ＡＭ４，５．［ｉ、’１表示装置上のどの領域に表示さ
れるかを示し、上下または左右のスクロールに応じてそ
れぞれ反転する。
第４図に第３図のアドレス変換回路の真理値表を示す。
たとえばフリップフロップＦ、Ｆ、１．２の出力がそれ
ぞれ”Ｑｌｌ、Ｉｌｌ”のとき、アドレス信号Ａ１７＝
Ｏ，Ａ７＝１のとき、Ｄが選択される。第３図における
チップセレクト信号／Ａ−Ｃ５，７Ｂ−Ｏ５，ＩＣ−Ｃ
５，／Ｄ−Ｃ５は第１図のＶＲＡＭ４，５．Ｇ、７に１
対１対応していればよい。
ぞれ”Ｑｌｌ、Ｉｌｌ”のとき、アドレス信号Ａ１７＝
Ｏ，Ａ７＝１のとき、Ｄが選択される。第３図における
チップセレクト信号／Ａ−Ｃ５，７Ｂ−Ｏ５，ＩＣ−Ｃ
５，／Ｄ−Ｃ５は第１図のＶＲＡＭ４，５．Ｇ、７に１
対１対応していればよい。
Ｃ１が反転するとＡ１７＝”Ｏ”、Ａ７：”Ｉ ｎで選
択されてイタＶＲＡＭ色、Ａ１７＝”０”、Ａ７＝”Ｏ
１１テ選択サレテイたＶＲＡＭが交換され、Ａ１７：”
ｌ”、Ａ７＝”０”で選択すれていたＶＲＡＭと、Ａ１
７：’″１”、Ａ７：″ｌ”で選択されていたＶＲＡＭ
が交換される。同様にＣＯが反転するとＡ１７：”０”
、Ａ７：”ｌ”で選択されていたＶＲＡＭと、Ａ１７：
’ｌ ”、Ａ７＝”ｌ”テ選択されていたＶＲＡＭが交
換され、Ａ１７：”ｌ”、Ａ７：”０”で選択されてい
たＶＲＡＭと、ＡＩ？：”０”、Ａ７＝”０”で選択さ
れていたＶＲＡＭが交換される。
択されてイタＶＲＡＭ色、Ａ１７＝”０”、Ａ７＝”Ｏ
１１テ選択サレテイたＶＲＡＭが交換され、Ａ１７：”
ｌ”、Ａ７＝”０”で選択すれていたＶＲＡＭと、Ａ１
７：’″１”、Ａ７：″ｌ”で選択されていたＶＲＡＭ
が交換される。同様にＣＯが反転するとＡ１７：”０”
、Ａ７：”ｌ”で選択されていたＶＲＡＭと、Ａ１７：
’ｌ ”、Ａ７＝”ｌ”テ選択されていたＶＲＡＭが交
換され、Ａ１７：”ｌ”、Ａ７：”０”で選択されてい
たＶＲＡＭと、ＡＩ？：”０”、Ａ７＝”０”で選択さ
れていたＶＲＡＭが交換される。
本実施例でスクロールを行う場合例えば上方向のスクロ
ールの場合、フリップフロップＦ、Ｆ、１の出力が反転
する。ＣＲＴコントローラ３と、描画回路１及びＣＲＴ
コントローラ８は、前述した第２図のアドレスに従いＶ
ＲＡＭに書き込み読みだし動作を行うので、スクロール
まえに表示装置上の左下及び右下の表示に使用されてい
たＶＲＡＭは、スクロール後はそれぞれ表示装置上の左
上及び右上の表示に使用される。そのあとで表示装置上
の下半分に対して消去及び再描画を行うことでスクロー
ルを終了する。
ールの場合、フリップフロップＦ、Ｆ、１の出力が反転
する。ＣＲＴコントローラ３と、描画回路１及びＣＲＴ
コントローラ８は、前述した第２図のアドレスに従いＶ
ＲＡＭに書き込み読みだし動作を行うので、スクロール
まえに表示装置上の左下及び右下の表示に使用されてい
たＶＲＡＭは、スクロール後はそれぞれ表示装置上の左
上及び右上の表示に使用される。そのあとで表示装置上
の下半分に対して消去及び再描画を行うことでスクロー
ルを終了する。
下方向のスクロールの場合は、同様にフリップフロップ
Ｆ、Ｆ、Ｉを反転させた後、表示装置上の上半分に対し
て消去及び再描画を行うことでスクロールを終了する。
Ｆ、Ｆ、Ｉを反転させた後、表示装置上の上半分に対し
て消去及び再描画を行うことでスクロールを終了する。
左右方向のスクロールの場合も同様に、フリップフロッ
プＦ、Ｆ、２を反転させた後、表示装置上の必要な領域
にのみ消去及び再描画を行うことでスクロールを終了す
る。
プＦ、Ｆ、２を反転させた後、表示装置上の必要な領域
にのみ消去及び再描画を行うことでスクロールを終了す
る。
以上のように本実施例によれば、スクロールに応じてア
ドレスの変換方法を変更できるアドレス変換回路を設け
ることにより、分割した領域を表示装置上で瞬時に交換
できるためスクロール後に新たに加わる領域にのみ描画
するだけですむのでスクロールを高速に実行できる。
ドレスの変換方法を変更できるアドレス変換回路を設け
ることにより、分割した領域を表示装置上で瞬時に交換
できるためスクロール後に新たに加わる領域にのみ描画
するだけですむのでスクロールを高速に実行できる。
なお本実施例では表示領域を４分割しＩ／２スクロール
を実現したが、さらに分割数をあげてもよい。
を実現したが、さらに分割数をあげてもよい。
発明の詳細
な説明してきたように、本発明によれば簡単なアドレス
変換回路を設けることで、アプリケ−シロンプログラム
はとんど変更することなくスクロール時に必要な領域に
のみ再描画することで（たとえば１／２スクロールであ
れば、平均１／２実行時間）高速にスクロール画実行で
き実用的に有効である。
変換回路を設けることで、アプリケ−シロンプログラム
はとんど変更することなくスクロール時に必要な領域に
のみ再描画することで（たとえば１／２スクロールであ
れば、平均１／２実行時間）高速にスクロール画実行で
き実用的に有効である。
第１図は本発明一実施例をしめずブロック図、第２図は
本発明一実施例における表示装置上の位置とフレームメ
モリのアドレスとの関係を示す説明図、第３図は本発明
一実施例のチップセレクト回路の回路図、第４図は本発
明一実施例のチップセレクト回路の真理図である。 １・・描画回路、２・ｅチップセレクト回路、３・・Ｃ
ＲＴコントローラ、４．５．６．７・・ＶＲＡＭ、８・
・デジタルアナログコンバータ、９＠・ＣＲＴ。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 第 図 第 図
本発明一実施例における表示装置上の位置とフレームメ
モリのアドレスとの関係を示す説明図、第３図は本発明
一実施例のチップセレクト回路の回路図、第４図は本発
明一実施例のチップセレクト回路の真理図である。 １・・描画回路、２・ｅチップセレクト回路、３・・Ｃ
ＲＴコントローラ、４．５．６．７・・ＶＲＡＭ、８・
・デジタルアナログコンバータ、９＠・ＣＲＴ。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 第 図 第 図
Claims (1)
- 電子計算機等の入力情報を表示するラスタースキャン方
式の画像表示装置において、表示領域位置を示すアドレ
ス信号と、スクロール制御信号により、表示領域位置を
示すアドレスを切り替えるアドレス変換回路を備えたこ
とを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198205A JPH0247696A (ja) | 1988-08-09 | 1988-08-09 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198205A JPH0247696A (ja) | 1988-08-09 | 1988-08-09 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247696A true JPH0247696A (ja) | 1990-02-16 |
Family
ID=16387230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198205A Pending JPH0247696A (ja) | 1988-08-09 | 1988-08-09 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300497A (ja) * | 1992-04-21 | 1993-11-12 | Mitsubishi Electric Corp | 画像処理装置及びディジタル信号処理プロセッサ |
-
1988
- 1988-08-09 JP JP63198205A patent/JPH0247696A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300497A (ja) * | 1992-04-21 | 1993-11-12 | Mitsubishi Electric Corp | 画像処理装置及びディジタル信号処理プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742788A (en) | Method and apparatus for providing a configurable display memory for single buffered and double buffered application programs to be run singly or simultaneously | |
| US5388207A (en) | Architecutre for a window-based graphics system | |
| JPS6323553B2 (ja) | ||
| US4570161A (en) | Raster scan digital display system | |
| JPS6334471B2 (ja) | ||
| JPH051946B2 (ja) | ||
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPH0247696A (ja) | 画像表示装置 | |
| JP3017882B2 (ja) | 表示制御システム | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JPS6073674A (ja) | デ−タ表示装置 | |
| US5255366A (en) | Address processing unit for a graphics controller | |
| JPH0441831B2 (ja) | ||
| JPS5931714B2 (ja) | 表示装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPH0443594B2 (ja) | ||
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPS6228473B2 (ja) | ||
| JPH0469908B2 (ja) | ||
| JPH0415689A (ja) | 画像表示回路 | |
| EP0201267A2 (en) | Row processor for bit-map display | |
| JPH0375798A (ja) | 波形表示装置 | |
| JPH0330074A (ja) | 表示画面合成装置 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPH02211521A (ja) | 表示制御装置 |