JPH0247570A - 半導体装置のテスト装置 - Google Patents
半導体装置のテスト装置Info
- Publication number
- JPH0247570A JPH0247570A JP19914488A JP19914488A JPH0247570A JP H0247570 A JPH0247570 A JP H0247570A JP 19914488 A JP19914488 A JP 19914488A JP 19914488 A JP19914488 A JP 19914488A JP H0247570 A JPH0247570 A JP H0247570A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- contact
- contact pin
- contact pins
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- 230000002950 deficient Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置のテスト装置に関するものであ
る。
る。
第３図は従来の半導体装置のテスト装ｒ１ｔを下す平面
図である。第４図は、従来の半導体装置のテスト装置ｉ
を示す断面図であり、図において、１１はステージ、１
！１はステージ１１＋上に取り付けられた位置決めブロ
ック、（３１は位置決めブロック２）をステージ…に固
定するボルト、（４１はステージ田土に収納された金属
板、＋５１ｔ’ｉ金属板（４）に固着されたはんだ、１
６）ははんだ（６）により金属板（４１に固着された半
導体素子、 ｒ７ａ）は半導体素子（６）の上面に接触
し通電するコンタクトビンａ、（７ｂ）は半導体素子（
６１上面に接触し通電するコンタクトビン１）、＋８１
Ｕコンタクトピンａ ｒ７ａ）及びコンタクトビン１）
（７１））を固定する絶縁ブロック、（９１はステージ
山下万より上下動し金属板１４１に接触して通電するコ
ンタクトビンＣである。
図である。第４図は、従来の半導体装置のテスト装置ｉ
を示す断面図であり、図において、１１はステージ、１
！１はステージ１１＋上に取り付けられた位置決めブロ
ック、（３１は位置決めブロック２）をステージ…に固
定するボルト、（４１はステージ田土に収納された金属
板、＋５１ｔ’ｉ金属板（４）に固着されたはんだ、１
６）ははんだ（６）により金属板（４１に固着された半
導体素子、 ｒ７ａ）は半導体素子（６）の上面に接触
し通電するコンタクトビンａ、（７ｂ）は半導体素子（
６１上面に接触し通電するコンタクトビン１）、＋８１
Ｕコンタクトピンａ ｒ７ａ）及びコンタクトビン１）
（７１））を固定する絶縁ブロック、（９１はステージ
山下万より上下動し金属板１４１に接触して通電するコ
ンタクトビンＣである。
次に動作について説明する。はんだ（６）を介して半導
体素子（６）を固着した金属板（４１をステージ田土の
位置決めブロック−（！１に一挿入する。次いで絶縁ブ
ロック（８１全下降させてコンタ（２１トビンａ通電状
態か否か全確認し１通電状態であれば、コンタクトピン
Ｃｉ９１ ｉ上昇させ、金属板＋４１に接触した状態で
金属板（４１と半導体素子＋６１ ＶＣコンタクトピン
ａ 、 （’Ｉａ）及びコンタクトピンｃｆ９１により
電圧を掛はコンタクトピンａ 、 （’Ｉａ）、及びコ
ンタクトピンＣ（９１間を流れる電流を測定する。
体素子（６）を固着した金属板（４１をステージ田土の
位置決めブロック−（！１に一挿入する。次いで絶縁ブ
ロック（８１全下降させてコンタ（２１トビンａ通電状
態か否か全確認し１通電状態であれば、コンタクトピン
Ｃｉ９１ ｉ上昇させ、金属板＋４１に接触した状態で
金属板（４１と半導体素子＋６１ ＶＣコンタクトピン
ａ 、 （’Ｉａ）及びコンタクトピンｃｆ９１により
電圧を掛はコンタクトピンａ 、 （’Ｉａ）、及びコ
ンタクトピンＣ（９１間を流れる電流を測定する。
また１通電状態でなければ再度同じ動作により確認をし
通電状態でなければ装置異常？検知する。
通電状態でなければ装置異常？検知する。
従来の装置ｔは以上のように構成されているので、金属
板の大きさに合わせて位置決めブロックを交換する必要
があるためはん用件が無く。
板の大きさに合わせて位置決めブロックを交換する必要
があるためはん用件が無く。
品種切換に対しては、段取り換えを行うことが必要で、
また、金属板に接触するコンタクトピンの通電チエツク
ができないため良品を不良品と判定するなどの問題点が
あった。
また、金属板に接触するコンタクトピンの通電チエツク
ができないため良品を不良品と判定するなどの問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、段取ｌＡえを行わずに金属板の位置決めがで
きると共に、金属板に接触するコンタクトピンの通電チ
エツクができるテスト装ｆ［−得ることを目的とする。
たもので、段取ｌＡえを行わずに金属板の位置決めがで
きると共に、金属板に接触するコンタクトピンの通電チ
エツクができるテスト装ｆ［−得ることを目的とする。
この発明に係る半導体装置のテスト装置は。
金属板と水平にＸ方向、Ｙ方向に前後にしゆう幼するコ
ンタクトピンを設は金属板の端面に接触するように配電
したものである。
ンタクトピンを設は金属板の端面に接触するように配電
したものである。
この発明における半導体装置のテスト装置はコンタクト
ピンにより位置決めするため段取り換えが不要になると
共にコンタクトピンの接触不良も低減する。
ピンにより位置決めするため段取り換えが不要になると
共にコンタクトピンの接触不良も低減する。
以下、この発明の一実施例を図について説明する。第１
図及び第２図は半導体装置のテスト装置の平面図及び断
面図である。図において、１１〜（８）は第８図の従来
例に示したものと同等であるので説明の重複を避ける。
図及び第２図は半導体装置のテスト装置の平面図及び断
面図である。図において、１１〜（８）は第８図の従来
例に示したものと同等であるので説明の重複を避ける。
（９ａ）は金属板１４）と平行に位置しＸ方向より接触
し通電するコンタクトピンａ 、 （９１））は、同様
にＹ方向より接触し通電するコンタクトピンｅである。
し通電するコンタクトピンａ 、 （９１））は、同様
にＹ方向より接触し通電するコンタクトピンｅである。
次に動作について説明する。はんだ＋６）′ｆｒ：介し
て半導体素子（６）が固着された金属板１４１をステー
ジｆｉｌ上の位置決めグロック（２）に挿入する。次い
でコンタクトピンｄ （９ａ）、コンタクトピンｅ （
９ｂ）を前方向にしゆう＃Ｊさせて金属板（４１の端部
を押しながら位置決めブロック１２）に当たった状態で
位置決めする。この時コンタクトビンｄｒ９ａ）。
て半導体素子（６）が固着された金属板１４１をステー
ジｆｉｌ上の位置決めグロック（２）に挿入する。次い
でコンタクトピンｄ （９ａ）、コンタクトピンｅ （
９ｂ）を前方向にしゆう＃Ｊさせて金属板（４１の端部
を押しながら位置決めブロック１２）に当たった状態で
位置決めする。この時コンタクトビンｄｒ９ａ）。
コンタクトピンｅ （９ｂ）の先端を金属板１４＋の端
部に接触させ、コンタクトピンｅＬ （９ａ）により通
電させる。次いでコンタクトピンｅ （９ｂ）に上り通
電状態か台かを確認し、通電状右であれば絶縁ブロック
（８）全下降させコンタクトピンａ （７ａ）。
部に接触させ、コンタクトピンｅＬ （９ａ）により通
電させる。次いでコンタクトピンｅ （９ｂ）に上り通
電状態か台かを確認し、通電状右であれば絶縁ブロック
（８）全下降させコンタクトピンａ （７ａ）。
コンタクトピンｂ（ｖｂ）を半導体素子（６）の表面に
接触させる。
接触させる。
なお、通電状態でなければ再度コンタクトピンｅＬ （
９ａ）、コンタクトピンｅ （９ｂ）を後進させてから
同様の動作を繰り返し通電状態でなければ装置異常を検
出する。
９ａ）、コンタクトピンｅ （９ｂ）を後進させてから
同様の動作を繰り返し通電状態でなければ装置異常を検
出する。
次いで、コンタクトピンａ（７ａ）＊コンタクトピンｂ
（ｖｂ）を半導体素子（６）に接触させた状態でコン
タクトピンａ （７ａ）により電通させ、コンタクトピ
ンｂ （７ｂ）により通°逼状態か否かを確認し、通電
状態であればコンタクトピンａ （７ａ）、コンタクト
ピンｄ （９ａ）により電圧を掛け、コンタクトピンａ
（７ａ）、コンタクトピン６ （９ａ）間を流れる電
流を測定する。
（ｖｂ）を半導体素子（６）に接触させた状態でコン
タクトピンａ （７ａ）により電通させ、コンタクトピ
ンｂ （７ｂ）により通°逼状態か否かを確認し、通電
状態であればコンタクトピンａ （７ａ）、コンタクト
ピンｄ （９ａ）により電圧を掛け、コンタクトピンａ
（７ａ）、コンタクトピン６ （９ａ）間を流れる電
流を測定する。
なお、コンタクトピンａ 、 （７ａ）、コンタクトピ
ンｂ（７ｂ）が通電状態でなければコンタクトピンａ
（７ａ）、コンタクトピンｂ （７ｂ）’）上昇させ。
ンｂ（７ｂ）が通電状態でなければコンタクトピンａ
（７ａ）、コンタクトピンｂ （７ｂ）’）上昇させ。
再度下降させてから同様の動作ｒｃより通電状態を確認
し、通電状態でなければ装置異常を検出する。
し、通電状態でなければ装置異常を検出する。
以上のように、コンタクトピンａ （９ａ）、コンタク
トピンｅ （９ｂ）により金属板１４１の位置決めと。
トピンｅ （９ｂ）により金属板１４１の位置決めと。
金属板（４１への通電を同時に行うことにより複数の大
きさの半導体装置に対応できるとともに金属板（４１の
コンタクトチエツクも可能になる。
きさの半導体装置に対応できるとともに金属板（４１の
コンタクトチエツクも可能になる。
なお、上記実施例では金属板にはんだを介して半導体素
子を固着させた半導体装置の耐圧テストについて説明し
たが、他のテストについても同様の効果を奏する〇 〔発明の効果〕 以上のように、この発明によれば半導体装置の位置決め
と通電１に’ｙンタクトビンで行うように構成したので
種々の大きさの半導体装置に対応できるとともにコンタ
クトピンの接触不良によるテスト不良を大幅に低減する
ことができる。
子を固着させた半導体装置の耐圧テストについて説明し
たが、他のテストについても同様の効果を奏する〇 〔発明の効果〕 以上のように、この発明によれば半導体装置の位置決め
と通電１に’ｙンタクトビンで行うように構成したので
種々の大きさの半導体装置に対応できるとともにコンタ
クトピンの接触不良によるテスト不良を大幅に低減する
ことができる。
第１図は、この発明の一実施例による半導体装置のテス
ト装置を示す平面図、第２図は第１図ＶＣおけるテスト
装置の断面図、第８図は従来の半導体装置のテスト装置
ｌを示す平面図、第４図は第８図におけるテスト装置の
平面図である。 図においてＩｌｌはステージ、＋２１）ｊ位置決めブロ
ック、（３）はボルト、＋４１は金属板、覧６１ははん
だ、６１は半導体素子、（７ａ）はコンタ、ストビンａ
、（７ｂ）はコンタクトピン１）、ｔ８Ｈ１絶縁ブロッ
ク、（９ａ）はコンタクトピンｄ 、 （ＩＩｌｂ）は
コンタクトピンｅである。 なお、図中同一符号は同一、又は相当部分を示す。
ト装置を示す平面図、第２図は第１図ＶＣおけるテスト
装置の断面図、第８図は従来の半導体装置のテスト装置
ｌを示す平面図、第４図は第８図におけるテスト装置の
平面図である。 図においてＩｌｌはステージ、＋２１）ｊ位置決めブロ
ック、（３）はボルト、＋４１は金属板、覧６１ははん
だ、６１は半導体素子、（７ａ）はコンタ、ストビンａ
、（７ｂ）はコンタクトピン１）、ｔ８Ｈ１絶縁ブロッ
ク、（９ａ）はコンタクトピンｄ 、 （ＩＩｌｂ）は
コンタクトピンｅである。 なお、図中同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 金属板上にはんだを介して半導体素子が固着された半導
体装置を位置決めした状態で通電するテスト装置におい
て、半導体素子の主面に上下動する複数のコンタクトピ
ンと、上記半導体収納 装置を位置決めするステージ内で、上記半導体装置の面
に平行かつ金属板上面より低い位置の水平面内で直交す
る２軸方向にそれぞれしゆう動する２つのコンタクトピ
ンを設けたことを特徴とする半導体装置のテスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19914488A JPH0247570A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置のテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19914488A JPH0247570A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置のテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247570A true JPH0247570A (ja) | 1990-02-16 |
Family
ID=16402881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19914488A Pending JPH0247570A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置のテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10493457B2 (en) | 2014-03-28 | 2019-12-03 | Brooks Automation, Inc. | Sample storage and retrieval system |
-
1988
- 1988-08-09 JP JP19914488A patent/JPH0247570A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10493457B2 (en) | 2014-03-28 | 2019-12-03 | Brooks Automation, Inc. | Sample storage and retrieval system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3806800A (en) | Method and apparatus for determining the location of electrically conductive members on a structure | |
| US4225819A (en) | Circuit board contact contamination probe | |
| US3803483A (en) | Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips | |
| US20060145716A1 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| JP6520356B2 (ja) | 検査装置および検査方法 | |
| KR20080059523A (ko) | 검사 방법, 검사 장치 및 프로그램을 기억한 컴퓨터 판독가능한 기억 매체 | |
| US4705329A (en) | Apparatus for electrical function checking of wiring matrices | |
| JP6570354B2 (ja) | 回路基板検査装置およびコンタクトチェック方法 | |
| EP0633478A2 (en) | Method and device for testing electronic circuit boards | |
| JPH0247570A (ja) | 半導体装置のテスト装置 | |
| JP2002048833A (ja) | 回路基板検査装置 | |
| JP3126051B2 (ja) | 配線の一部である複数本の導体の導通試験と絶縁試験を行う試験装置 | |
| JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
| JP5836872B2 (ja) | 半導体装置の特性評価装置 | |
| TWI768567B (zh) | 電阻熔接裝置之電阻檢測機構之連接構造、及電阻熔接方法 | |
| KR20150130506A (ko) | 기판 검사 방법 | |
| JP2014235119A (ja) | 基板検査装置、基板検査方法および基板検査用治具 | |
| JP3989631B2 (ja) | 半導体装置 | |
| JP6045993B2 (ja) | プローブ装置 | |
| JP6285292B2 (ja) | プローブカードおよび検査装置 | |
| JP5966688B2 (ja) | 配線構造及び基板検査装置 | |
| JP3153834B2 (ja) | 半導体装置のテスト装置及び半導体装置の検査方法 | |
| CN214150999U (zh) | 一种集束头短路漏焊检测装置 | |
| JP2014235126A (ja) | 基板検査装置、基板検査方法および基板検査用治具 | |
| JPWO2008081752A1 (ja) | 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体 |