JPH0247034U - - Google Patents
Info
- Publication number
- JPH0247034U JPH0247034U JP12586288U JP12586288U JPH0247034U JP H0247034 U JPH0247034 U JP H0247034U JP 12586288 U JP12586288 U JP 12586288U JP 12586288 U JP12586288 U JP 12586288U JP H0247034 U JPH0247034 U JP H0247034U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chips
- substrate
- semiconductor
- wiring pattern
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/50—
-
- H10W72/5449—
-
- H10W90/753—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
Description
第１図は本考案の第１の実施例を示す平面図、
第２図は本考案の第２の実施例を示す平面図、第
３図は従来の平面図である。 １０……基板、２０，２１，２２……半導体チ
ツプ、３０〜３５……ボンデイングパツド、４０
〜４５……ボンデイングワイヤー、５０……配線
パターン。
第２図は本考案の第２の実施例を示す平面図、第
３図は従来の平面図である。 １０……基板、２０，２１，２２……半導体チ
ツプ、３０〜３５……ボンデイングパツド、４０
〜４５……ボンデイングワイヤー、５０……配線
パターン。
Claims (1)
- 少なくとも２個以上の半導体チツプを基板上に
マウントした半導体集積回路において、半導体チ
ツプ間の接続を基板上の配線パターンを介さず、
直接半導体チツプどうしを接続したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12586288U JPH0247034U (ja) | 1988-09-26 | 1988-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12586288U JPH0247034U (ja) | 1988-09-26 | 1988-09-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247034U true JPH0247034U (ja) | 1990-03-30 |
Family
ID=31376843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12586288U Pending JPH0247034U (ja) | 1988-09-26 | 1988-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247034U (ja) |
-
1988
- 1988-09-26 JP JP12586288U patent/JPH0247034U/ja active Pending