JPH0246092Y2 - - Google Patents

Info

Publication number
JPH0246092Y2
JPH0246092Y2 JP8900884U JP8900884U JPH0246092Y2 JP H0246092 Y2 JPH0246092 Y2 JP H0246092Y2 JP 8900884 U JP8900884 U JP 8900884U JP 8900884 U JP8900884 U JP 8900884U JP H0246092 Y2 JPH0246092 Y2 JP H0246092Y2
Authority
JP
Japan
Prior art keywords
voltage
fet
terminal
circuit
photocoupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8900884U
Other languages
Japanese (ja)
Other versions
JPS615016U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8900884U priority Critical patent/JPS615016U/en
Publication of JPS615016U publication Critical patent/JPS615016U/en
Application granted granted Critical
Publication of JPH0246092Y2 publication Critical patent/JPH0246092Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、FET(電界効果トランジスタ)のド
レイン端子およびゲート端子に、それぞれ独立な
電源からバイアス電圧を供給して動作させる高周
波FET増幅器用バイアス回路に関する。
[Detailed description of the invention] [Technical field of the invention] The present invention is a bias circuit for a high-frequency FET amplifier that operates by supplying bias voltage to the drain terminal and gate terminal of an FET (field effect transistor) from independent power supplies. Regarding.

〔考案の技術的背景とその問題点〕[Technical background of the invention and its problems]

マイクロ波増幅器の増幅素子としてGaAs
FETは既に広く使用されている。このGaAs
FETを動作させるには適当な直流バイアスを加
える必要があるが、その方法として第5図に示す
ように、GaAs FET TRのドレインにのみ電源
電圧+Vを印加しておき、ソース電極に抵抗RS
を接続し、その抵抗RSによるドレイン電流IDの
電圧降下分により相対的にゲート電極に電圧−
VG=−ID・RSが加わるようにした自己バイア
ス方式と、第6図に示すようにGaAs FET TR
のドレイン電極およびゲート電極にそれぞれ別の
電源よりドレイン電圧+VD,−VGを供給する2
電源方式がある。
GaAs as an amplification element in microwave amplifiers
FETs are already widely used. This GaAs
To operate the FET, it is necessary to apply an appropriate DC bias, and as shown in Figure 5, the method for doing this is to apply the power supply voltage +V only to the drain of the GaAs FET TR, and then apply a resistor RS to the source electrode.
is connected, and the voltage -
A self-bias method in which VG = -ID・RS is added, and a GaAs FET TR as shown in Figure 6.
The drain voltage +VD, -VG is supplied to the drain electrode and gate electrode from separate power supplies.2
There is a power supply method.

自己バイアス方式は電源が1個で良い反面、ソ
ース電極を直接ケース等に接続、固定することは
できない。このためGaAs FET TRから発生す
る熱量が大きい中電力以上のマイクロ波増幅器で
は、ソース電極をケース等に直接接続、固定する
ことができ、放熱性の良い2電源方式が主に使用
されている。
Although the self-bias method requires only one power supply, it is not possible to directly connect or fix the source electrode to a case or the like. For this reason, in microwave amplifiers with medium or higher power, where a large amount of heat is generated from the GaAs FET TR, a two-power supply system is mainly used, which allows the source electrode to be directly connected and fixed to the case, etc., and has good heat dissipation.

そして、GaAs FET TRを動作させる場合、
特に充分な出力電力を得たい場合には、ドレイン
電流としてドレイン飽和電流IDSSの約1/2の電流
を流せるよう、ゲート電極にバイアス電圧を印加
して使用することが多い。又、GaAs FET TR
の許容電力損失をも考慮して同程度の条件が設定
されている。
And when operating a GaAs FET TR,
In particular, when it is desired to obtain sufficient output power, a bias voltage is often applied to the gate electrode so that a drain current that is approximately 1/2 of the drain saturation current IDSS flows. Also, GaAs FET TR
The same conditions are set taking into account the allowable power loss.

ところで、マイクロ波増幅器として動作させる
ためにGaAs FET TRにバイアス電圧を供給す
る場合を考えると、ゲート電極にバイアス電圧−
VGが供給されるより前に、ドレイン電極にバイ
アス電圧+VDが供給された場合、ドレイン電流
はIDSSとなり、GaAs FET TRに過大な直流電
力が供給されてGaAs FET TRに許容電力損失
を越え、ついにはGaAs FET TRが破損する。
このため2電源方式のFET増幅器ではそのバイ
アス回路にシーケンス制御の機能が要求される。
即ちゲートにバイアス電圧−VGが供給される前
にはドレインにバイアス電圧+VDが供給されな
いようにする必要がある。
By the way, if we consider the case where bias voltage is supplied to the GaAs FET TR to operate it as a microwave amplifier, the bias voltage -
If the bias voltage +VD is supplied to the drain electrode before VG is supplied, the drain current becomes IDSS, excessive DC power is supplied to the GaAs FET TR, exceeding the allowable power loss of the GaAs FET TR, and finally will damage the GaAs FET TR.
For this reason, a two-power supply FET amplifier requires its bias circuit to have a sequence control function.
That is, it is necessary to prevent the bias voltage +VD from being supplied to the drain before the bias voltage -VG is supplied to the gate.

この目的で従来用いられてきたバイアス回路を
第7図を用いて説明する。第7図において、ドレ
イン電圧入力端子1は定電圧回路8を介してドレ
イン電極用端子3に接続され、このドレイン電極
用端子3は高周波増幅用FET5のドレインに接
続され、このFET5のソースは接地される。前
記FET5のゲート電極用端子4に接続され、こ
の端子4はゲート電圧入力端子2に接続されると
共にツエナーダイオード6のアノードに接続され
る。このツエナーダイオード6のカソードはスイ
ツチング用FET7のゲートに接続され、この
FET7のドレインは前記定電圧回路8の規準電
圧端子10に接続される。前記定電圧回路8は同
じ機能を有するICを用いても良い。
A bias circuit conventionally used for this purpose will be explained with reference to FIG. In FIG. 7, a drain voltage input terminal 1 is connected to a drain electrode terminal 3 via a constant voltage circuit 8, this drain electrode terminal 3 is connected to the drain of a high frequency amplification FET 5, and the source of this FET 5 is grounded. be done. It is connected to the gate electrode terminal 4 of the FET 5, and this terminal 4 is connected to the gate voltage input terminal 2 and to the anode of the Zener diode 6. The cathode of this Zener diode 6 is connected to the gate of switching FET 7.
The drain of the FET 7 is connected to the reference voltage terminal 10 of the constant voltage circuit 8. The constant voltage circuit 8 may use an IC having the same function.

即ち、この回路は定電圧回路において、基準電
圧が低下すると出力電圧も低下することを用いた
もので、ゲート電圧入力端子2の電圧−VIが0
の時、FET7はオン(ON)となり、定電圧回路
8内の基準電圧端子10の電圧は0となり、定電
圧回路8の働きによりドレイン電極用端子3の電
圧も0となる。前記端子2の電圧−VIが下降す
るとゲート電極用端子4の電圧−VOも下降す
る。同様にツエナーダイオード6のツエナー電圧
とFET7のピンチオフ電圧の和を越えるとFET
7はオフ(OFF)となり、基準電圧端子10に
は基準電圧素子9により決まる電圧が印加され、
端子3にも同じ電圧+VOが出力され、GaAs
FET5のドレイン電極にバイアス電圧を供給す
る。このようにして、この回路はシーケンサとし
ての動作をしているが、以下に述べる欠点を有し
ている。
In other words, this circuit uses the fact that in a constant voltage circuit, when the reference voltage decreases, the output voltage also decreases, and the voltage -VI at the gate voltage input terminal 2 becomes 0.
At this time, the FET 7 is turned on, the voltage at the reference voltage terminal 10 in the constant voltage circuit 8 becomes 0, and the voltage at the drain electrode terminal 3 also becomes 0 due to the function of the constant voltage circuit 8. When the voltage -VI at the terminal 2 falls, the voltage -VO at the gate electrode terminal 4 also falls. Similarly, if the sum of the Zener voltage of Zener diode 6 and the pinch-off voltage of FET 7 is exceeded, the FET
7 is turned off, and a voltage determined by the reference voltage element 9 is applied to the reference voltage terminal 10.
The same voltage +VO is output to terminal 3, and GaAs
A bias voltage is supplied to the drain electrode of FET5. Although this circuit thus operates as a sequencer, it has the drawbacks described below.

この回路は基本的には定電圧回路であるため、
端子1と端子3の間に一定以上の電圧降下を生じ
る。このためGaAs FETを多数用いるマイクロ
波増幅器ではそれに伴なう消費電力が増加し、全
体として効率が低下するほか、増加した電力は熱
となるため、放熱板が必要になる等構造が複雑で
重量も重くなる。又、2つの電源が直流的に接続
されるため、もしこの回路に故障が発生した場
合、高価なGaAs FETのみならず、電源も破損
させることが考えられるため保護回路が新たに必
要になる。
This circuit is basically a constant voltage circuit, so
A voltage drop above a certain level occurs between terminals 1 and 3. For this reason, in microwave amplifiers that use many GaAs FETs, power consumption increases and the overall efficiency decreases.In addition, since the increased power becomes heat, a heat sink is required, resulting in a complex structure and weight. It also gets heavier. Furthermore, since the two power supplies are connected in a direct current manner, if a failure occurs in this circuit, it is possible that not only the expensive GaAs FET but also the power supply will be damaged, so a new protection circuit will be required.

〔考案の目的〕[Purpose of invention]

本考案は上記の欠点を除去するもので、消費電
力を増加させることなく、簡単で構成でシーケン
ス制御が可能な高周波FET増幅器用バイアス回
路を提供することを目的とする。
The present invention eliminates the above-mentioned drawbacks, and aims to provide a bias circuit for a high-frequency FET amplifier that is simple in structure and capable of sequence control without increasing power consumption.

〔考案の概要〕[Summary of the idea]

本考案は、高周波増幅用FETのゲートに発光
側が接続されたフオトカプラと、このフオトカプ
ラの受光側出力電流により制御されるスイツチン
グ素子とを有し、電源から前記スイツチング素子
を介して前記FETのドレインに供給されるドレ
インバイアス電圧が、前記FETのゲートバイア
ス電圧でスイツチされることを特徴とする高周波
FET増幅器用バイアス回路である。
The present invention includes a photocoupler whose light-emitting side is connected to the gate of a high-frequency amplification FET, and a switching element controlled by the light-receiving side output current of this photocoupler. A high frequency device characterized in that the supplied drain bias voltage is switched by the gate bias voltage of the FET.
This is a bias circuit for FET amplifiers.

〔考案の実施例〕[Example of idea]

以下図面を参照して本考案の実施例を詳細に説
明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を示し、ドレイン電
圧入力端子1はスイツチング用トランジスタ12
のエミツタに接続されると共に抵抗R1を介して
トランジスタ12のベースに接続される。このト
ランジスタ12のコレクタはドレイン電極用端子
3に接続され、この端子3は高周波増幅用FET
5のドレインに接続され、このFET5のソース
は接地される。前記FET5のゲートはゲート電
極用端子4に接続され、この端子4はゲート電圧
入力端子2に接続される。この端子2はフオトカ
プラ11の1次側(発光側)及び抵抗13を介し
て接地される。前記フオトカプラ11の2次側
(受光側)は抵抗R2を介して前記トランジスタ
12のベースに接続される。
FIG. 1 shows an embodiment of the present invention, in which a drain voltage input terminal 1 is connected to a switching transistor 12.
and the base of the transistor 12 via a resistor R1. The collector of this transistor 12 is connected to the drain electrode terminal 3, and this terminal 3 is connected to the FET for high frequency amplification.
The source of this FET 5 is grounded. The gate of the FET 5 is connected to a gate electrode terminal 4, and this terminal 4 is connected to the gate voltage input terminal 2. This terminal 2 is grounded via the primary side (light emitting side) of the photocoupler 11 and a resistor 13. The secondary side (light receiving side) of the photocoupler 11 is connected to the base of the transistor 12 via a resistor R2.

即ち、本回路の特徴はゲート電圧入力端子2の
電圧が0のとき、フオトカプラ11の1次側に電
流は流れないため、2次側にも電流は流れず、ト
ランジスタ12はオフになる結果、端子3の電圧
は0になり、ドレイン電極にバイアス電圧は供給
されない。端子2の電圧が下降すると端子4の電
圧も下降すると同時に、フオトカプラ11の順電
圧を越えるとフオトカプラ11の1次側に電流が
流れる。それに応じて2次側にも電流が流れるた
めトランジスタ12はオンとなり、端子1の電圧
が電圧3に出力される。抵抗13はフオトカプラ
11の1次側に流れる電流を制御する抵抗であ
る。このようにして、この回路はシーケンサとし
て動作しているが、トランジスタ12はオフ/オ
ンのスイツチング動作をしているのみであるの
で、オン時の電圧降下および消費電力はほとんど
無視できる。このため特に放熱板等を使う必要が
ないため構造が簡単となるほか、電圧検出素子と
してフオトカプラを用いているため2つの電圧源
間に直流的な接続がなく、もしこの回路に故障が
発生してもGaAs FETや他の回路を破損するこ
とはなく信頼性は高い。
That is, the feature of this circuit is that when the voltage at the gate voltage input terminal 2 is 0, no current flows to the primary side of the photocoupler 11, so no current flows to the secondary side, and as a result, the transistor 12 turns off. The voltage at terminal 3 becomes 0, and no bias voltage is supplied to the drain electrode. When the voltage at terminal 2 falls, the voltage at terminal 4 also falls, and at the same time, when the forward voltage of photocoupler 11 is exceeded, a current flows to the primary side of photocoupler 11. Correspondingly, current also flows to the secondary side, so transistor 12 is turned on, and the voltage at terminal 1 is output as voltage 3. The resistor 13 is a resistor that controls the current flowing to the primary side of the photocoupler 11. In this way, this circuit operates as a sequencer, but since the transistor 12 only performs an off/on switching operation, the voltage drop and power consumption when it is on can be almost ignored. This simplifies the structure because there is no need to use a heat sink, etc., and since a photocoupler is used as the voltage detection element, there is no direct current connection between the two voltage sources, so if a failure occurs in this circuit, However, it does not damage the GaAs FET or other circuits and is highly reliable.

第2図〜第4図はこの考案の他の実施例を示す
接続図である。
2 to 4 are connection diagrams showing other embodiments of this invention.

第2図の例は端子2とフオトカプラ11の間に
レベルシフト素子としてツエナーダイオード14
を接続したもので、端子2の電圧がツエナーダイ
オード14のツエナー電圧とフオトカプラ11の
順電圧の和を越えた時、トランジスタ11がオン
になりドレイン電極にバイアス電圧が印加される
ようにしたものである。
In the example shown in FIG. 2, a Zener diode 14 is used as a level shift element between the terminal 2 and the photocoupler 11.
When the voltage at terminal 2 exceeds the sum of the Zener voltage of Zener diode 14 and the forward voltage of photocoupler 11, transistor 11 is turned on and a bias voltage is applied to the drain electrode. be.

第3図の例はフオトカプラ11の1次側に並列
にコンデンサ15を接続し、抵抗13との時定数
により電源投入時フオトカプラ11の1次側に加
わる電圧を遅延させ、結果としてドレイン電極へ
のバイアス電圧をある一定時間遅延させるように
したものである。
In the example shown in FIG. 3, a capacitor 15 is connected in parallel to the primary side of the photocoupler 11, and the time constant with the resistor 13 delays the voltage applied to the primary side of the photocoupler 11 when the power is turned on.As a result, the voltage applied to the primary side of the photocoupler 11 is delayed. The bias voltage is delayed for a certain period of time.

第4図は端子2と端子4との間にダイオード1
6とコンデンサ17を接続し、電源しや断後コン
デンサ17に充電された電圧により一定時間ゲー
ト電極の電圧を保持させた例である。
Figure 4 shows diode 1 between terminal 2 and terminal 4.
6 is connected to a capacitor 17, and the voltage of the gate electrode is held for a certain period of time by the voltage charged in the capacitor 17 after the power supply is cut off.

なお、上記実施例ではスイツチング素子として
トランジスタを用いて説明したが、これに限らず
例えばMOS形のFET等を用いても良い。
In addition, although the above embodiment has been described using a transistor as a switching element, the present invention is not limited to this, and for example, a MOS type FET or the like may be used.

〔考案の効果〕[Effect of idea]

以上述べたように本考案によれば、電圧検出に
フオトカプラを用いたスイツチを用いることによ
り、消費電力が少なく、放熱板等を使う必要がな
いため構成も簡単になる利点を持つほか、電圧検
出素子としてフオトカプラを用いているため、2
つの電圧源間に直流的な接続がなく、もし、この
回路に故障が発生してもFETを破損することは
なく、信頼性が高くなる利点がある。
As described above, according to the present invention, by using a switch using a photocoupler for voltage detection, it has the advantages of low power consumption, no need to use a heat sink, etc., and a simple configuration. Since a photocoupler is used as an element, 2
There is no direct current connection between the two voltage sources, so even if a failure occurs in this circuit, the FET will not be damaged, which has the advantage of increasing reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の一実施例を示す回路図、第2
図〜第4図はそれぞれ本考案の他の実施例を示す
回路図、第5図及び第6図はGaAs FETのバイ
アス供給方法を説明する回路図、第7図は従来の
GaAs FET増幅器用バイアス回路の回路図であ
る。 1……ドレイン電圧入力端子、2……ゲート電
圧入力端子、3……ドレイン電極用端子、4……
ゲート電極用端子、5……高周波増幅用FET、
6,14……ツエナーダイオード、7……FET、
8……定電圧回路、9……基準電圧素子、10…
…規準電圧端子、11……フオトカプラ、12…
…トランジスタ、13……抵抗、15,17……
コンデンサ、16……ダイオード。
Figure 1 is a circuit diagram showing one embodiment of the present invention;
4 to 4 are circuit diagrams showing other embodiments of the present invention, FIGS. 5 and 6 are circuit diagrams explaining a bias supply method for GaAs FET, and FIG.
FIG. 2 is a circuit diagram of a bias circuit for a GaAs FET amplifier. 1...Drain voltage input terminal, 2...Gate voltage input terminal, 3...Drain electrode terminal, 4...
Terminal for gate electrode, 5... FET for high frequency amplification,
6, 14... Zener diode, 7... FET,
8... Constant voltage circuit, 9... Reference voltage element, 10...
...Reference voltage terminal, 11...Photocoupler, 12...
...Transistor, 13...Resistor, 15, 17...
Capacitor, 16...diode.

Claims (1)

【実用新案登録請求の範囲】 (1) ドレイン電圧入力端子にスイツチング素子を
介してドレインが接続された高周波増幅用
FETと、このFETのゲートに接続されたゲー
ト電圧入力端子と、このゲート電圧入力端子に
発光側が接続され受光側が前記スイツチング素
子の制御部に接続されたフオトカプラとを具備
することを特徴とする高周波FET増幅器用バ
イアス回路。 (2) 前記フオトカプラの発光側がレベルシフト素
子を介して前記ゲート電圧入力端子に接続され
ていることを特徴とする実用新案登録請求の範
囲第1項記載の高周波FET増幅器用バイアス
回路。
[Claims for Utility Model Registration] (1) For high frequency amplification where the drain is connected to the drain voltage input terminal via a switching element
A high frequency device comprising a FET, a gate voltage input terminal connected to the gate of the FET, and a photocoupler whose light emitting side is connected to the gate voltage input terminal and whose light receiving side is connected to the control section of the switching element. Bias circuit for FET amplifier. (2) The bias circuit for a high frequency FET amplifier according to claim 1, wherein the light emitting side of the photocoupler is connected to the gate voltage input terminal via a level shift element.
JP8900884U 1984-06-15 1984-06-15 Bias circuit for high frequency FET amplifier Granted JPS615016U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8900884U JPS615016U (en) 1984-06-15 1984-06-15 Bias circuit for high frequency FET amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8900884U JPS615016U (en) 1984-06-15 1984-06-15 Bias circuit for high frequency FET amplifier

Publications (2)

Publication Number Publication Date
JPS615016U JPS615016U (en) 1986-01-13
JPH0246092Y2 true JPH0246092Y2 (en) 1990-12-05

Family

ID=30642695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8900884U Granted JPS615016U (en) 1984-06-15 1984-06-15 Bias circuit for high frequency FET amplifier

Country Status (1)

Country Link
JP (1) JPS615016U (en)

Also Published As

Publication number Publication date
JPS615016U (en) 1986-01-13

Similar Documents

Publication Publication Date Title
US4745311A (en) Solid-state relay
US4992683A (en) Load driver with reduced dissipation under reverse-battery conditions
US6856149B2 (en) Current detecting circuit AC/DC flyback switching power supply
US6023178A (en) Pulse width control IC circuit and switching power supply unit
JP2002297246A (en) Power supply isolation circuit and method
JP4050325B2 (en) Current and voltage detection circuit
JPH07175535A (en) Power circuit for fet amplifier
JPH0720720U (en) Totem pole transistor output stage circuit
JPH0246092Y2 (en)
EP0196131B1 (en) Amplifier arrangement
JP2638625B2 (en) MOS-FET gate drive circuit
US4987384A (en) High frequency amplifier
KR0160572B1 (en) Low supply voltage output driver
US4598244A (en) Switching regulator
JP3488088B2 (en) Light emitting diode drive circuit
JPH03100814A (en) Constant voltage circuit
JPS6223604A (en) Bias circuit
US5936453A (en) Circuit arrangement for controlling a pulse output stage
JP2932782B2 (en) Semiconductor relay circuit
JPS596146B2 (en) DC/DC conversion circuit
JPH0317480Y2 (en)
JPS6042645B2 (en) amplifier circuit
JPS6216035Y2 (en)
SU767736A1 (en) D-c voltage pulse stabilizer
JPH1169623A (en) Power supply circuit for gaasfet