JPS6042645B2 - amplifier circuit - Google Patents

amplifier circuit

Info

Publication number
JPS6042645B2
JPS6042645B2 JP51147395A JP14739576A JPS6042645B2 JP S6042645 B2 JPS6042645 B2 JP S6042645B2 JP 51147395 A JP51147395 A JP 51147395A JP 14739576 A JP14739576 A JP 14739576A JP S6042645 B2 JPS6042645 B2 JP S6042645B2
Authority
JP
Japan
Prior art keywords
power supply
transistor
transistors
power
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51147395A
Other languages
Japanese (ja)
Other versions
JPS5371553A (en
Inventor
和正 太田尾
格 酒井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Torio KK
Original Assignee
Torio KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Torio KK filed Critical Torio KK
Priority to JP51147395A priority Critical patent/JPS6042645B2/en
Publication of JPS5371553A publication Critical patent/JPS5371553A/en
Publication of JPS6042645B2 publication Critical patent/JPS6042645B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は音響機器の出力段に使用される増幅回路に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit used in the output stage of audio equipment.

音響機器の出力段に使用される増幅回路においては、電
力効率のよいB級動作となつている。
Amplifying circuits used in the output stage of audio equipment employ class B operation with high power efficiency.

しかるに、電力効率がよいといつても最大信号時で約7
0%程度であり、小信号時においてはさらに電力効率が
低下する。本発明は上記の点に鑑みてなされたもので、
電力効率を高くすることができ、しかもトランジスタの
損失を減少させることができ、こられによりトランスお
よび放熱板の小型化を可能にする増幅回路を提供するこ
とを目的とする。
However, if the power efficiency is good, it will always be about 7
The power efficiency is approximately 0%, and the power efficiency further decreases when the signal is small. The present invention has been made in view of the above points, and
It is an object of the present invention to provide an amplifier circuit that can increase power efficiency, reduce transistor loss, and thereby enable miniaturization of transformers and heat sinks.

以下本発明の実施例を図面に基づいて説明する。Embodiments of the present invention will be described below based on the drawings.

先ず第1図において11は入力信号源で、この入力信号
源11が第1のトランジスタたるNPN形のトランジス
タ12のベースに接続される。このトランジスタ12は
エミッタが負荷13を介してスイッチ14の可動端子1
4aに接続され、この可動端子143は接地される。ま
た、第1の直流電源15と第2の直流電源16が直列に
接続され、第1の直流電源15の負極と直流電源16の
正極との共通接続部が上記スイッチ14の第1の固定端
子14、に接続され、さらに直流電源16の負極がスイ
ッチ14の第2の固定端子140に接続されるとともに
、第1の直流電源15の主権が上記トランジスタ12の
コレクタに接続される。次に、上記増幅回路の動作につ
いて説明するが、小信号時はスイッチ14の可動端子1
43が第1の固定端子14、に接続され、大信号時に可
動端子143が第2の固定端子140に切換る。
First, in FIG. 1, reference numeral 11 denotes an input signal source, and this input signal source 11 is connected to the base of an NPN type transistor 12, which is a first transistor. The emitter of this transistor 12 is connected to the movable terminal 1 of the switch 14 through the load 13.
4a, and this movable terminal 143 is grounded. Further, the first DC power supply 15 and the second DC power supply 16 are connected in series, and the common connection between the negative electrode of the first DC power supply 15 and the positive electrode of the DC power supply 16 is connected to the first fixed terminal of the switch 14. Further, the negative terminal of the DC power supply 16 is connected to the second fixed terminal 140 of the switch 14, and the main power of the first DC power supply 15 is connected to the collector of the transistor 12. Next, the operation of the above amplifier circuit will be explained. When the signal is small, the movable terminal 1 of the switch 14
43 is connected to the first fixed terminal 14, and the movable terminal 143 switches to the second fixed terminal 140 when a large signal is received.

したがつて、小信号時は第1の直流電源15のみからな
る低い電源電圧でトランジスタ12が動作し、大信号時
は第1の直流電源15、16からなノる高い電源電圧で
動作する。したがつて、このような増幅回路によれば、
小信号時に低い電源電圧でトランジスタ12が動作する
とともに、大信号時に高い電源電圧で動作するから、電
力効率が高くなり、しかもトランジスワタ12の損失が
減少し、よつて図示しないトランスおよび放熱板の小型
化が可能になる。
Therefore, when the signal is small, the transistor 12 operates with a low power supply voltage from only the first DC power supply 15, and when a large signal is generated, the transistor 12 operates at a high power supply voltage from the first DC power supplies 15 and 16. Therefore, according to such an amplifier circuit,
Since the transistor 12 operates with a low power supply voltage when the signal is small, and operates with a high power supply voltage when the signal is large, the power efficiency is increased, and the loss of the transistor swatter 12 is reduced. Miniaturization becomes possible.

出力段の増幅回路においては、正の信号を一方のトラン
ジスタで増幅するとともに、負の信号を他のトランジス
タで増幅するように構成(プッシュプル構成)すること
が多く、この増幅回路に本発明を応用したのが第2図に
示す第1の実施例である。
Output stage amplifier circuits are often configured so that a positive signal is amplified by one transistor and a negative signal is amplified by another transistor (push-pull configuration), and the present invention is applied to this amplifier circuit. The first embodiment shown in FIG. 2 is applied.

したがつて、第1図の増幅回路に、NPN形のトランジ
スタ12と同様にベースに入力信号源11が接続された
第2のトランジスタたるPNP形のトランジスタ17を
追加し、そのエミッタをトランジスタ12のエミッタと
共通接続する。また、第3の直流電源16に第2の直流
電源18を直列に接続し、この第2の直流電源18の負
極を上記トランジスタ17のコレクタに接続する。この
ように構成すると、正の信号がNPN形のトランジスタ
12で増幅されるわけであるが、このトランジスタ12
に関する動作は上記原理図と同一である。一方、負の信
号がPNP形のトランジスタ17で増幅されるわけであ
るが、この際小信号時はスイッチ14の可動端子143
が第2の固定端子142に接続され、大信号時に可動端
子143が第1の固定端子141に接続される。すなわ
ち、トランジスタ17は、小信号時、第2の直流電源1
8のみからなる低い電源電圧で動作し、大信号時に第2
および第3の直流電源16,18からなる高い電源電圧
で動作する。なお、以下説明する第2乃至第4の実施例
においてはすべてプッシュプル構成になつている。
Therefore, a PNP type transistor 17, which is a second transistor whose base is connected to the input signal source 11 in the same way as the NPN type transistor 12, is added to the amplifier circuit of FIG. 1, and its emitter is connected to the transistor 12. Common connection with emitter. Further, a second DC power supply 18 is connected in series to the third DC power supply 16, and the negative pole of the second DC power supply 18 is connected to the collector of the transistor 17. With this configuration, a positive signal is amplified by the NPN type transistor 12;
The related operations are the same as in the principle diagram above. On the other hand, the negative signal is amplified by the PNP transistor 17, and at this time, when the signal is small, the movable terminal 143 of the switch 14
is connected to the second fixed terminal 142, and the movable terminal 143 is connected to the first fixed terminal 141 at the time of a large signal. That is, the transistor 17 is connected to the second DC power supply 1 when the signal is small.
It operates with a low power supply voltage consisting of only 8, and the second
and third DC power supplies 16 and 18, which operate at a high power supply voltage. Note that the second to fourth embodiments described below all have a push-pull configuration.

電流電源を電圧の低い直流電源と電圧の高い直流電源に
分け、電圧の低い直流電源に関してはダイオードのスイ
ッチング作用によりトランジスタに対する接続、切離し
を自動的に行つたのが第3図に示す第2の実施例である
。したがつて、この。実施例では、電圧の低い第1およ
び第2の直流電源19,20が設けられるとともに、電
圧の高い第3の直流電源21が設けられ、第1の直流電
源19の正極がダイオード22を介してNPN形のトラ
ンジスタ12のコレクタに接続されるとともIに、PN
P形のトランジスタ17のコレクタがダイオード23を
介して第2の直流電源20の負極に接続される。また、
第1の直流電源19の負極と第2の直流電源20の正極
がスイッチ14の可動端子143に接続され、このスイ
ッチ14の第1の固定端子141に第3の直流電源21
の正極が接続され、第2の固定端子142に第3の直流
電源21の負極が接続される。さらに、第3の直流電源
21の正極がスイッチ手段としてのダイオード24を介
してトランジスタ12のコレクタに接続されるとともに
、トランジスタ17のコレクタがスイッチ手段としての
ダイオード25を介して第3の直流電源21の負極に接
続される。すなわち、小信号時はスイッチ14の可動端
子143が第1および第2の固定端子141,142い
ずれにも接続されず、よつてこの時第1、第2の直流電
源19,20がスイッチ手段としてのダイオード22,
23を介してトランジスタ1J2,17に接続されてこ
のトランジスタ12,17が低い電源電圧に動作する。
The second implementation shown in Figure 3 divides the current power source into a low-voltage DC power source and a high-voltage DC power source, and automatically connects and disconnects the low-voltage DC power source to a transistor using the switching action of a diode. This is an example. Therefore, this. In the embodiment, first and second DC power supplies 19 and 20 with low voltage are provided, and a third DC power supply 21 with high voltage is provided, and the positive electrode of the first DC power supply 19 is connected to the It is connected to the collector of the NPN type transistor 12 and connected to I.
The collector of P-type transistor 17 is connected to the negative electrode of second DC power supply 20 via diode 23 . Also,
The negative pole of the first DC power supply 19 and the positive pole of the second DC power supply 20 are connected to the movable terminal 143 of the switch 14, and the third DC power supply 21 is connected to the first fixed terminal 141 of the switch 14.
The positive electrode of the third DC power supply 21 is connected to the second fixed terminal 142 , and the negative electrode of the third DC power supply 21 is connected to the second fixed terminal 142 . Further, the positive electrode of the third DC power supply 21 is connected to the collector of the transistor 12 via a diode 24 as a switch means, and the collector of the transistor 17 is connected to the third DC power supply 21 via a diode 25 as a switch means. connected to the negative terminal of That is, when the signal is small, the movable terminal 143 of the switch 14 is not connected to either the first or second fixed terminal 141, 142, and therefore, at this time, the first and second DC power supplies 19, 20 act as switching means. diode 22,
It is connected to transistors 1J2 and 17 via 23, and these transistors 12 and 17 operate at a low power supply voltage.

一方、大信号時になると、スイッチ14の可動端子14
3が第2または第1の固定端子142,1牡に接続され
、第3の直流電源21がダイオード24,25を介して
上記トランジスタ12,17に接続されるのでこのトラ
ンジスタ12,17が高い電源電圧で動作する。この時
、ダイオード22,23は逆バイアスされオフし、この
ダイオード22,23がオフすることにより第1、第2
の直流電源19,20がトランジスタ12,17から切
離される。第2図のように直流電源を使用するとともに
、電源の切換えを具体化したのが第4図に示す第3の実
施例である。したがつて、この実施例では、トランジス
タ28のエミッタが第2の直流電源18の正極と第3の
直流電源16の負極との共通接続部(第1の共通接続部
)に接続されるとともに、トランジスタ33のエミッタ
が第1の直流電源15の負極と第3の直流電源16の正
極との共通接続部(第2の共通接続部)に接続され、さ
らにダイオード29のカソードが第2の共通接続部に接
続され、ダイオード34のアノードが第1の共通接続部
に接続される。すなわち、小信号時は第1、第2の直流
電源15,18がダイオード29,34を介してトラン
ジスタ12,17に接続され、このトランジスタ12,
17が低い電源電圧で動作する。一方、大信号時はトラ
ンジスタ28,33がオンする一方、ダイオード29,
34がオフするので、第1および第2の直流電源15,
18、第2および第3の直流電源18,16がトランジ
スタ28,33を介してトランジスタ12,17に接続
され、このトランジスタ12,17が高い電源電圧に動
作する。第3図の構成において、大信号時に、高い電源
電圧を有する第3の直流電源21をトランジスタ12,
17に自動的に接続するようにしたのが第5図に示す第
4の実施例である。
On the other hand, when a large signal occurs, the movable terminal 14 of the switch 14
3 is connected to the second or first fixed terminal 142, 1, and the third DC power supply 21 is connected to the transistors 12, 17 via the diodes 24, 25, so that the transistors 12, 17 are connected to the high power supply. Operates on voltage. At this time, the diodes 22 and 23 are reverse biased and turned off, and by turning off the diodes 22 and 23, the first and second
DC power supplies 19 and 20 are disconnected from transistors 12 and 17. The third embodiment shown in FIG. 4 uses a DC power source as shown in FIG. 2 and embodies switching of the power source. Therefore, in this embodiment, the emitter of the transistor 28 is connected to the common connection portion (first common connection portion) between the positive electrode of the second DC power source 18 and the negative electrode of the third DC power source 16, The emitter of the transistor 33 is connected to a common connection between the negative electrode of the first DC power supply 15 and the positive electrode of the third DC power supply 16 (second common connection), and the cathode of the diode 29 is connected to the second common connection. The anode of the diode 34 is connected to the first common connection. That is, when the signal is small, the first and second DC power supplies 15 and 18 are connected to the transistors 12 and 17 via the diodes 29 and 34, and the transistors 12 and
17 operates with a low power supply voltage. On the other hand, when the signal is large, the transistors 28 and 33 are turned on, while the diodes 29 and
34 is turned off, the first and second DC power supplies 15,
18, second and third DC power supplies 18, 16 are connected to transistors 12, 17 via transistors 28, 33, and these transistors 12, 17 operate at a high power supply voltage. In the configuration shown in FIG. 3, at the time of a large signal, the third DC power supply 21 having a high power supply voltage is connected to the transistor 12,
The fourth embodiment shown in FIG. 5 is designed to automatically connect to 17.

したがつて、この実施例では入力信号源11がダイオー
ド26および検出手段たるツェナーダイオード27を介
してベー.スに接続されたNPN形のトランジスタ28
のエミッタが第3の直流電源21の負極に接続されると
ともに、入力信号源11がダイオード31および検出手
段たるツェナーダイオード32を介してベースに接続さ
れたPNP形のトランジスタ33のエミッタが第3の直
流電源21の正極に接続されており、さらにトランジス
タ28,33のコレクタ、第1の直流電源19の負極、
第2の直流電源20の正極および負荷13の他端(トラ
ンジスタ12,17と反対側)が接地される。すなわち
、大信号時になると、ツェナーダイオード27,32を
介してトランジスタ28,33が正バイアスされてオン
するので、このトランジスタ28,33を介して第3の
直流電源21の高い電源電圧がトランジスタ12,17
に供給されるようになる。以上第1乃至第4の実施例を
説明したが、この各実施例においても、トランジスタを
小信号時に低い電源電圧で動作させるとともに、大信号
時に高い電源電圧に切換えて動作させるものであるから
、電力効率を高くすることができるとともにトランジス
タの損失を減少させることができ、これによりトランス
および放熱板を小型化し得る。
Therefore, in this embodiment, the input signal source 11 is connected to the base through the diode 26 and the Zener diode 27 serving as the detection means. NPN type transistor 28 connected to
The emitter of the PNP type transistor 33 is connected to the negative electrode of the third DC power supply 21, and the emitter of the PNP type transistor 33 whose base is connected to the input signal source 11 via the diode 31 and the Zener diode 32 serving as the detection means is connected to the negative electrode of the third DC power supply 21. It is connected to the positive terminal of the DC power supply 21, and further connected to the collectors of the transistors 28 and 33, the negative terminal of the first DC power supply 19,
The positive terminal of the second DC power supply 20 and the other end of the load 13 (the side opposite to the transistors 12 and 17) are grounded. That is, when a large signal is generated, the transistors 28 and 33 are positively biased and turned on via the Zener diodes 27 and 32, so that the high power supply voltage of the third DC power supply 21 is applied to the transistors 12 and 33 via the transistors 28 and 33. 17
will be supplied to The first to fourth embodiments have been described above, and in each of these embodiments, the transistor is operated at a low power supply voltage when a signal is small, and switched to a high power supply voltage when a large signal is operated. Power efficiency can be increased and transistor loss can be reduced, thereby making it possible to downsize the transformer and heat sink.

また、いずれの場合にも現在広く用いられているプッシ
ュプル構成において電源電圧の切換えを行うことができ
るものであり、その実用性は高い。以上、詳述したよう
に本発明によれば、電力効率を高くすることができ、し
かもトランジスタの損失を減少させることができ、これ
らによりトランスおよび放熱板の小型化が可能になる増
幅回路を提供できる。
Furthermore, in either case, the power supply voltage can be switched in the push-pull configuration that is currently widely used, and its practicality is high. As detailed above, the present invention provides an amplifier circuit that can increase power efficiency and reduce transistor loss, thereby making it possible to downsize transformers and heat sinks. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る増幅回路の原理図を示す回路構成
図、第2図ないし第5図はそれぞれ本発明の他の実施例
を示す回路構成図てある。 12:第1のトランジスタ、13:負荷、14:スイツ
チ、15,19:第1の直流電源、16,21:第3の
直流電源、17:第2のトランジスタ、18,20:第
2の直流電源、22,23,26,31:ダイオード、
24,25,29,34:スイツチ手段としてのダイオ
ード、27,32:検出手段たるツェナーダイオード、
28:トランジスタ、33:トランジスタ。
FIG. 1 is a circuit diagram showing the principle of an amplifier circuit according to the present invention, and FIGS. 2 to 5 are circuit diagrams showing other embodiments of the present invention. 12: first transistor, 13: load, 14: switch, 15, 19: first DC power supply, 16, 21: third DC power supply, 17: second transistor, 18, 20: second DC power supply Power supply, 22, 23, 26, 31: diode,
24, 25, 29, 34: Diode as switch means, 27, 32: Zener diode as detection means,
28: Transistor, 33: Transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 プッシュプル接続された第1および第2のトランジ
スタと、該第1および第2のトランジスタに対応的に接
続された第1および第2の電源と、上記各トランジスタ
への入力信号の出力レベル及び極性を検出するための検
出手段と、該検出手段からの判定信号により上記第1及
び第2の電源とは別の第3の電源を上記第1又は第2の
電源に切り換え接続し、上記第1又は第2のトランジス
タへの供給電圧を増加し得るようになつているスイッチ
手段とを備えていることを特徴とする増幅回路。
1 first and second transistors connected in a push-pull manner, first and second power supplies correspondingly connected to the first and second transistors, output levels of input signals to each of the transistors, and a detection means for detecting polarity; and a third power source different from the first and second power sources is switched and connected to the first or second power source according to a determination signal from the detection means, and the third power source is switched to the first or second power source. An amplifier circuit characterized in that it comprises switch means adapted to increase the voltage supplied to the first or second transistor.
JP51147395A 1976-12-08 1976-12-08 amplifier circuit Expired JPS6042645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51147395A JPS6042645B2 (en) 1976-12-08 1976-12-08 amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51147395A JPS6042645B2 (en) 1976-12-08 1976-12-08 amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5371553A JPS5371553A (en) 1978-06-26
JPS6042645B2 true JPS6042645B2 (en) 1985-09-24

Family

ID=15429293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51147395A Expired JPS6042645B2 (en) 1976-12-08 1976-12-08 amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6042645B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103572A (en) * 1981-07-29 1983-02-16 Philips Nv FLOATING.
JPS5921105A (en) * 1982-07-27 1984-02-03 Pioneer Electronic Corp High efficiency power amplifier
JPS5921106A (en) * 1982-07-27 1984-02-03 Pioneer Electronic Corp High efficiency power amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826772U (en) * 1971-08-02 1973-03-31

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547088Y2 (en) * 1972-08-31 1979-04-03

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826772U (en) * 1971-08-02 1973-03-31

Also Published As

Publication number Publication date
JPS5371553A (en) 1978-06-26

Similar Documents

Publication Publication Date Title
US4275359A (en) MOS FET Amplifier
KR860000115B1 (en) Output amplification circuit
US4636713A (en) Monolithically integratable control circuit for switching inductive loads comprising a Darlington-type final stage
JPS6042645B2 (en) amplifier circuit
JP2638625B2 (en) MOS-FET gate drive circuit
US20020118060A1 (en) Power saving circuit for wireless pointer
US6211730B1 (en) Pre-amplifier circuit
JPH06291559A (en) Power amplifier
US6803821B1 (en) Switchable amplifier circuit having reduced shutdown current
US6204730B1 (en) Power amplifier arrangement
US3351866A (en) Amplifier circuit having separate and independent output and biasing paths
JPH07263982A (en) Interface circuit
KR840005951A (en) Semiconductor protection circuit
JPS6325775Y2 (en)
JPH0233385Y2 (en)
JPS6117375B2 (en)
JPS6318233Y2 (en)
SU1095403A1 (en) Semiconductor switch
SU1684909A1 (en) Push-pull power amplifier
JPH0246092Y2 (en)
SU936378A1 (en) Power amplifier
JPH0787319B2 (en) Amplifier circuit
JP2947998B2 (en) Switching circuit
JPS6119545Y2 (en)
JPH0588763A (en) Electric power source switching stabilized electric power circuit