JPH0241672Y2 - - Google Patents

Info

Publication number
JPH0241672Y2
JPH0241672Y2 JP1710684U JP1710684U JPH0241672Y2 JP H0241672 Y2 JPH0241672 Y2 JP H0241672Y2 JP 1710684 U JP1710684 U JP 1710684U JP 1710684 U JP1710684 U JP 1710684U JP H0241672 Y2 JPH0241672 Y2 JP H0241672Y2
Authority
JP
Japan
Prior art keywords
color
pattern
memory
data
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1710684U
Other languages
Japanese (ja)
Other versions
JPS60130495U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1710684U priority Critical patent/JPS60130495U/en
Publication of JPS60130495U publication Critical patent/JPS60130495U/en
Application granted granted Critical
Publication of JPH0241672Y2 publication Critical patent/JPH0241672Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 イ 産業上の利用分野 本考案はCRT、ライトペンを用いる映像表示
装置就中、特にパターンメモリ、パターン色メモ
リ、背景色メモリを有するものの画像制作の操作
性向上を図つた映像表示装置に関する。
[Detailed description of the invention] A. Field of industrial application This invention aims to improve the operability of image production for video display devices using CRTs and light pens, especially those having pattern memory, pattern color memory, and background color memory. This invention relates to a video display device.

ロ 従来技術 第1図に現存するCRTを用いた映像表示装置
の構成を示す。同図に於て、1は同期信号発生回
路、2はCRT、3はアドレスカウンタ、4は画
像メモリ、5はライトペン、6はラツチ回路、7
は着色制御回路、8はA/D変換回路、9は書き
込みデータ制御回路である。
B. Prior Art Figure 1 shows the configuration of an existing CRT-based video display device. In the figure, 1 is a synchronization signal generation circuit, 2 is a CRT, 3 is an address counter, 4 is an image memory, 5 is a light pen, 6 is a latch circuit, and 7
8 is a coloring control circuit, 8 is an A/D conversion circuit, and 9 is a write data control circuit.

斯る構成に於て、クロツクφcは同期信号発生
回路1に入力され、該同期信号発生回路1は水平
同期信号H、垂直同期信号Vをそれぞれ出力し、
該水平同期信号H、垂直同期信号VはCRT2を
駆動する。
In such a configuration, the clock φc is input to the synchronization signal generation circuit 1, and the synchronization signal generation circuit 1 outputs a horizontal synchronization signal H and a vertical synchronization signal V, respectively.
The horizontal synchronizing signal H and vertical synchronizing signal V drive the CRT2.

クロツクφcはアドレスカウンタ3に入力され
画像メモリ4に対するアドレス信号を出力する。
該アドレス信号はライトペン5の指示したCRT
2画面の座標に対応するアドレスを検出するため
ラツチ回路6にも入力されている。
The clock φc is input to the address counter 3 and outputs an address signal for the image memory 4.
The address signal is the CRT indicated by the light pen 5.
It is also input to the latch circuit 6 to detect the address corresponding to the coordinates of the two screens.

画像メモリ4から出力されたデータは、画像の
着色制御を行なう読み出し制御回路7を経て、
D/A変換器8に入力されアナログ信号となつて
CRT2の画面上に表示される。
The data output from the image memory 4 passes through a readout control circuit 7 that controls image coloring.
It is input to the D/A converter 8 and becomes an analog signal.
Displayed on the CRT2 screen.

ライトペン5は輝線検出信号l、及びライトペ
ン5がCRT2の画面を押した時にONになるライ
トペンスイツチ信号lsを出力し、これによりラツ
チ回路6にてアドレスカウンタ3の出力をラツチ
する。従つてラツチ回路6によつてラツチされた
アドレスカウンタ3の出力はライトペン5が指示
したCRT2の画面上の座標位置に対応すること
になり、書き込みデータ制御回路9に入力され、
そのアドレス位置(座標位置)に対応した画像メ
モリ4の画像データが書き換られたり、アドレス
位置に対応した各種コマンドが実行される。ここ
で、書き込みデータ制御回路9には、CPUにマ
イクロプロセツサを用いたマイクロコンピユータ
システムがよく適用される。このような構成の映
像表示装置としては例えば三洋電機技報、Vol,
13,No.1,Feb.1981,P11〜14に例示されてい
る。
The light pen 5 outputs a bright line detection signal 1 and a light pen switch signal ls that turns ON when the light pen 5 presses the screen of the CRT 2, and thereby the latch circuit 6 latches the output of the address counter 3. Therefore, the output of the address counter 3 latched by the latch circuit 6 corresponds to the coordinate position on the screen of the CRT 2 indicated by the light pen 5, and is input to the write data control circuit 9.
Image data in the image memory 4 corresponding to the address position (coordinate position) is rewritten, and various commands corresponding to the address position are executed. Here, a microcomputer system using a microprocessor as the CPU is often applied to the write data control circuit 9. Examples of video display devices with such a configuration include Sanyo Electric Technical Report, Vol.
13, No. 1, Feb. 1981, P11-14.

一方、画像メモリ4は第2図に示す如く、パタ
ーンメモリ10、パターン色メモリ11、背景色
メモリ12及びラスタ色メモリ13で構成されて
いる。パターンメモリ10はいわばモノクロ写真
のポジテイブフイルムであり、揮度情報として
CRT2に表示される。このパターンメモリ10
内で画像データが論理“1”となつて実際に文字
や図形が書き込まれている部分の着色データがパ
ターン色メモリ11に記憶されている。また前記
パターンメモリ10の画像データが論理“0”つ
まり文字や図形が書き込まれていない部分の着色
データは背景色メモリ12に記憶されている。パ
ターンメモリ10の中で論理“0”であつてその
部分に対応するパターン色メモリ11の着色デー
タと背景色メモリ12の着色データとが一致した
場合、CRT2の画面にはラスタ色メモリ13の
データによる色が表示される。パターンメモリ1
0の画素数とパターン色メモリ11、背景色メモ
リ12の容量は一致するがラスタ色は当然ながら
1画面について1データ(1色)でよい。
On the other hand, the image memory 4 is composed of a pattern memory 10, a pattern color memory 11, a background color memory 12, and a raster color memory 13, as shown in FIG. The pattern memory 10 is, so to speak, a positive film for monochrome photographs, and is used as volatility information.
Displayed on CRT2. This pattern memory 10
The coloring data of the portion where the image data becomes logic "1" and characters and figures are actually written is stored in the pattern color memory 11. Further, the image data in the pattern memory 10 is a logic "0", that is, the coloring data of the portion where no characters or figures are written is stored in the background color memory 12. If the coloring data of the pattern color memory 11 and the background color memory 12 match for a logic "0" in the pattern memory 10 and that part corresponds to that part, the data of the raster color memory 13 will be displayed on the screen of the CRT 2. The color will be displayed according to the color. pattern memory 1
The number of pixels of 0 matches the capacity of the pattern color memory 11 and the background color memory 12, but as for the raster color, of course, one data (one color) is sufficient for one screen.

画像メモリ4からのパターンデータ、パターン
色データ、背景色データ、ラスタ色データを上述
の論理に従つて制御するのが、読み出し制御回路
14で、この読み出し制御回路14の内部構成の
一例を第3図に示す。AND15、AND16、イ
ンバータ17、OR18で背景色、ラスタ色の第
1の選択回路19が形成される。一致回路20は
パターン色と背景色とのデータの一致/不一致を
確認する。パターン色と背景色が一致した場合
は、ラスタ色を選択回路19の出力とする。第2
の選択回路21はAND3,22、AND4,23、
インバータ2,24、OR2,25で形成されパ
ターン色出力か背景色出力かをパターンデータに
よつて選択決定する。
The readout control circuit 14 controls the pattern data, pattern color data, background color data, and raster color data from the image memory 4 according to the logic described above. As shown in the figure. A first selection circuit 19 for background color and raster color is formed by AND15, AND16, inverter 17, and OR18. A matching circuit 20 checks whether the data of the pattern color and the background color match/mismatch. If the pattern color and background color match, the raster color is output from the selection circuit 19. Second
The selection circuit 21 is AND3, 22, AND4, 23,
It is formed by inverters 2, 24, OR2, 25, and selects and decides whether to output a pattern color or a background color based on pattern data.

以上の構成による問題点は以下に述べるような
事である。例えば第4図に示すような二つの場合
を考える。すなわち、 (a) パターンメモリ10に“3”という文字が書
かれ、パターン色メモリ11は全面緑、背景色
メモリ12は全面白の色データが入つている。
Problems with the above configuration are as described below. For example, consider two cases as shown in FIG. That is, (a) the character "3" is written in the pattern memory 10, the pattern color memory 11 contains color data for all green, and the background color memory 12 contains color data for all white.

(b) パターンメモリ10には(a)とは反転したパタ
ーンデータが入り、パターン色メモリ11は全
面白、背景色メモリ12は全面緑の色データが
入つている。
(b) The pattern memory 10 contains pattern data inverted from that in (a), the pattern color memory 11 contains color data for all white, and the background color memory 12 contains color data for all green.

この二つの状態はCRT2画面上では全く同じ
であり、区別はつかない。したがつて、後から着
色を変更する時には使用者は表示されている色が
パターン色か背景色かわからず混乱してしまう。
判別には実際に色の変更作業を作なつてその結果
から判断するという方法しかなかつた。
These two states are exactly the same on the CRT2 screen and cannot be distinguished. Therefore, when changing the coloring later, the user is confused as to whether the displayed color is the pattern color or the background color.
The only way to determine this was to actually create a color change operation and judge based on the results.

ハ 考案の目的 本考案は、このような映像表示装置において、
CRT2画面にパターンデータのみ表示する機能
を追加してパターン色、背景色の判別を容易にす
る事を目的とする。
C. Purpose of the invention The present invention provides an image display device with the following features:
The purpose is to add a function to display only pattern data on the CRT2 screen to make it easier to distinguish between pattern color and background color.

ニ 考案の構成 本考案は読み出し制御回路14のパターン色デ
ータ、背景色データ入力に色データ遮断スイツチ
をつけて、本来のパターン色データ、背景色をカ
ツトし、その替りパターン色データと背景色デー
タとに同じデータを与えるものである。
D. Structure of the invention The present invention attaches a color data cutoff switch to the pattern color data and background color data input of the readout control circuit 14, cuts off the original pattern color data and background color, and replaces the pattern color data and background color data. It gives the same data to both.

ホ 実施例 第5図に本考案による一実施例を示す。本考案
は読み出し制御回路に適用され、その他の構成は
第1図,第3図に示したものと同じであるので説
明は割愛する。本考案の特徴とするところはパタ
ーン色データ入力端子と背景色データ入力端子に
連動する色データ遮断スイツチSW1,SW2を
設けたところにあり、このスイツチSW1,SW
2の切換えに依り読み出し制御回路14に一定色
データが入力される。即ちこれ等のスイツチSW
1,SW2は通常はA側接点が閉成しており、前
記パターン色メモリ11及び背景色メモリ12の
内容が読み出し制御回路14に入力される。
E. Embodiment FIG. 5 shows an embodiment of the present invention. The present invention is applied to a read control circuit, and the other configurations are the same as those shown in FIGS. 1 and 3, so a description thereof will be omitted. The feature of this invention is that color data cutoff switches SW1 and SW2 are provided which are linked to the pattern color data input terminal and the background color data input terminal.
2, constant color data is input to the readout control circuit 14. In other words, these switch SW
Normally, the A side contacts of SW1 and SW2 are closed, and the contents of the pattern color memory 11 and background color memory 12 are input to the readout control circuit 14.

CRT2画面に表示された文字、図形の色を変
更するような時、スイツチSW1,SW2をB接
点側に切替える。この時、パターン色データと背
景色データには一致した一定データが入力され
る。したがつて、CRT2画面上では、前記パタ
ーンメモリ10の内容が論理“1”の部分にはB
接点側に入力される一定データに対応した着色が
なされ、一方前記パターンメモリ10の内容が論
理“0”の部分にはラスタ色が着色表示される。
したがつてパターンメモリ10の論理“1”と論
理“0”の部分が確認でき、結果的にCRT2画
面上の色がパターン色か背景色かの判別が容易に
できる。
When changing the color of characters and figures displayed on the CRT2 screen, switch SW1 and SW2 to the B contact side. At this time, matching constant data is input as the pattern color data and the background color data. Therefore, on the CRT 2 screen, the part where the content of the pattern memory 10 is logic "1" is B.
Coloring is performed in accordance with certain data input to the contact side, and on the other hand, a raster color is displayed in a portion where the content of the pattern memory 10 is logic "0".
Therefore, the logic "1" and logic "0" portions of the pattern memory 10 can be confirmed, and as a result, it is possible to easily determine whether the color on the CRT 2 screen is a pattern color or a background color.

ヘ 考案の効果 本考案は以上の説明から明らかな如く、簡単な
スイツチを追加するだけで、従来困難であつた、
パターン色、背景色の判別が極めて容易になり、
実用上の効果は大である。
F. Effect of the invention As is clear from the above explanation, this invention merely adds a simple switch, which was difficult to do in the past.
It becomes extremely easy to distinguish pattern colors and background colors.
The practical effects are significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の映像表示装置の構成を示すブ
ロツク図、第2図は画像メモリ部の構成を示す概
念図、第3図は読み出し制御部の内部構成ブロツ
ク図、第4図はパターン色と背景色の表示例を示
す説明図、第5図は本考案に用いられる読み出し
制御部の構成を示すブロツク図であつて、2は
CRT、4は画像メモリ、7は着色制御回路、9
は書き込みデータ制御回路、14は読み出し制御
回路、19,21は選択回路、SWは色データ遮
断スイツチ、を夫々示している。
Figure 1 is a block diagram showing the configuration of a conventional video display device, Figure 2 is a conceptual diagram showing the configuration of the image memory unit, Figure 3 is a block diagram of the internal configuration of the readout control unit, and Figure 4 is a pattern color diagram. FIG. 5 is a block diagram showing the configuration of the readout control section used in the present invention;
CRT, 4 is image memory, 7 is coloring control circuit, 9
14 is a write data control circuit, 14 is a read control circuit, 19 and 21 are selection circuits, and SW is a color data cutoff switch.

Claims (1)

【実用新案登録請求の範囲】 パターン情報記憶手段と、パターン色記憶手段
と、背景色記憶手段と、ラスタ色記憶手段と、こ
れ等の各記憶手段の内容を読み出す読み出し制御
手段と、該読み出し制御手段に依つて読み出され
た内容を表示する表示手段と、から成り、 上記パターン色記憶手段並びに背景色記憶手段
と上記読み出し制御手段との間に該各記憶手段の
出力を遮断する色信号遮断手段を設けた事を特徴
とする映像表示装置。
[Claims for Utility Model Registration] Pattern information storage means, pattern color storage means, background color storage means, raster color storage means, readout control means for reading out the contents of each of these storage means, and said readout control a display means for displaying the contents read out by the means, and a color signal cutoff for blocking the output of each storage means between the pattern color storage means and background color storage means and the readout control means. A video display device characterized by being provided with a means.
JP1710684U 1984-02-08 1984-02-08 Video display device Granted JPS60130495U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1710684U JPS60130495U (en) 1984-02-08 1984-02-08 Video display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1710684U JPS60130495U (en) 1984-02-08 1984-02-08 Video display device

Publications (2)

Publication Number Publication Date
JPS60130495U JPS60130495U (en) 1985-08-31
JPH0241672Y2 true JPH0241672Y2 (en) 1990-11-06

Family

ID=30809560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1710684U Granted JPS60130495U (en) 1984-02-08 1984-02-08 Video display device

Country Status (1)

Country Link
JP (1) JPS60130495U (en)

Also Published As

Publication number Publication date
JPS60130495U (en) 1985-08-31

Similar Documents

Publication Publication Date Title
JPS6321212B2 (en)
JPH0241672Y2 (en)
JPS6329793A (en) Graphic processor
JPH0319000Y2 (en)
JPS57209563A (en) Diagram editing system
JPH0248911Y2 (en)
JPH0313793Y2 (en)
JPS62192794A (en) Image synthetic display unit
JPS6214189A (en) Signal processor
JP2903949B2 (en) Signal processing device for raster image display system
JPH0412053U (en)
JPH028892A (en) Graphic display
JPS61190384A (en) Image memory controller
JPH0128388B2 (en)
JPS62193295U (en)
JPS588189B2 (en) Image display/recording method
JPS5842879U (en) Color display device in transaction processing device
JPS6157762U (en)
JPH02165792A (en) Picture processor
JPS6036692U (en) display device
JPH01273095A (en) Liquid crystal panel driving circuit
JPH0571105B2 (en)
JPH0330074A (en) Display screen synthesizing device
JPH03154580A (en) On-screen display circuit
JPS638696A (en) Display unit