JPH0313793Y2 - - Google Patents

Info

Publication number
JPH0313793Y2
JPH0313793Y2 JP1984015606U JP1560684U JPH0313793Y2 JP H0313793 Y2 JPH0313793 Y2 JP H0313793Y2 JP 1984015606 U JP1984015606 U JP 1984015606U JP 1560684 U JP1560684 U JP 1560684U JP H0313793 Y2 JPH0313793 Y2 JP H0313793Y2
Authority
JP
Japan
Prior art keywords
brightness
low
image memory
display
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984015606U
Other languages
Japanese (ja)
Other versions
JPS60126844U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984015606U priority Critical patent/JPS60126844U/en
Publication of JPS60126844U publication Critical patent/JPS60126844U/en
Application granted granted Critical
Publication of JPH0313793Y2 publication Critical patent/JPH0313793Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Description

【考案の詳細な説明】 イ 産業上の利用分野 本案はCRT、ライトペンを用いる映像表示装
置、就中、画像メモリを有し、CRTに対向させ
たライトペンからの信号出力に応じて画像メモリ
に画像データを書き込みかつその画像データを
CRTに出力表示する映像表示装置に関する。
[Detailed description of the invention] A. Industrial application field This invention is a video display device using a CRT or a light pen, and in particular, has an image memory, and the image memory is stored in accordance with the signal output from the light pen facing the CRT. Write image data to and write the image data to
It relates to a video display device that outputs and displays on a CRT.

ロ 従来技術 第1図に現存するCRTを用いた映像表示装置
の構成を示す。同図に於て、1は同期信号発生回
路、2はCRT、3はアドレスカウンタ、4は画
像メモリ、5はライトペン、6はラツチ回路、7
はD/A変換回路、8は書き込みデータ制御回路
である。
B. Prior Art Figure 1 shows the configuration of an existing CRT-based video display device. In the figure, 1 is a synchronization signal generation circuit, 2 is a CRT, 3 is an address counter, 4 is an image memory, 5 is a light pen, 6 is a latch circuit, and 7
8 is a D/A conversion circuit, and 8 is a write data control circuit.

斯る構成に於て、クロツクφcは同期信号発生
回路1に入力され、該同期信号発生回路1は水平
同期信号H、垂直同期信号Vをそれぞれ出力し、
該水平同期信号H、垂直同期信号は、CRT2を
駆動する。
In such a configuration, the clock φc is input to the synchronization signal generation circuit 1, and the synchronization signal generation circuit 1 outputs a horizontal synchronization signal H and a vertical synchronization signal V, respectively.
The horizontal synchronizing signal H and vertical synchronizing signal drive the CRT2.

クロツクφcはアドレスカウンタ3に入力され
画像メモリ4に対するアドレス信号を出力する。
該アドレス信号は、ライトペン5の指示した
CRT画面の座標に対応するアドレスを検出する
ためラツチ回路6にも入力されている。画像メモ
リ4から出力されたデータはD/A変換回路7に
入力されアナログ信号となつてCRT2の画面上
に表示される。
The clock φc is input to the address counter 3 and outputs an address signal for the image memory 4.
The address signal is the one indicated by the light pen 5.
It is also input to the latch circuit 6 to detect the address corresponding to the coordinates of the CRT screen. The data outputted from the image memory 4 is input to the D/A conversion circuit 7 and displayed on the screen of the CRT 2 as an analog signal.

ライトペン5は輝線検出信号l、及びライトペ
ンがCRT2の画面を押した時にONになるライト
ペンスイツチ信号SW1を出力し、これによりラツ
チ回路6にてアドレスカウンタ3の出力をラツチ
する。従つてラツチ回路6によつてラツチされた
アドレスカウンタ3の出力はライトペン5が指示
したCRT2の座標位置に対応することにより、
書き込みデータ制御回路8に入力されそのアドレ
ス位置の画像メモリ4の画像データが書き変えら
れる事になる。ここで、書き込みデータ制御回路
8にはCPUにマイクロプロセツサを用いたマイ
クロコンピユータシステムが採用されるのが一般
的である。
The light pen 5 outputs a bright line detection signal 1 and a light pen switch signal SW 1 that turns ON when the light pen presses the screen of the CRT 2, thereby causing the latch circuit 6 to latch the output of the address counter 3. Therefore, the output of the address counter 3 latched by the latch circuit 6 corresponds to the coordinate position of the CRT 2 indicated by the light pen 5.
The image data is input to the write data control circuit 8 and the image data in the image memory 4 at that address position is rewritten. Here, the write data control circuit 8 generally employs a microcomputer system using a microprocessor as the CPU.

以上の構成によりライトペン5を用いて自由に
CRT2画面上に図形や文字を描く事ができる。
With the above configuration, you can freely use the light pen 5.
You can draw figures and characters on the CRT2 screen.

このような従来構成は、例えば三洋電気技報、
Vol.13、No.1.Feb1981、P11〜14に詳しい。
Such a conventional configuration is known, for example, from Sanyo Electric Technical Report,
Vol.13, No.1.Feb1981, P11-14 for details.

然し乍らこの構成によれば図形、文字を描くに
際し、描いたらそれがただちに最終的画像にな
る。したがつて例えば、通常の画用紙に絵を書く
時のように、まず下絵、外形線等を鉛筆でうすく
書き、最終的な線をインク等で書いた上で先の下
絵をケシゴムで消して絵を完成させるという作業
はできない。つまり、この構成では下絵が書けな
いために絵の完成までに修正作業に多くの手間が
かかる事になる。
However, according to this structure, when drawing a figure or character, it immediately becomes the final image. Therefore, for example, just like when drawing a picture on regular drawing paper, first draw the sketch, outline, etc. lightly with a pencil, then draw the final lines with ink, etc., and then erase the previous sketch with poppy rubber to finish the drawing. It is not possible to complete the task. In other words, with this configuration, it is not possible to draw a sketch, so it takes a lot of effort to make corrections before the picture is completed.

ハ 考案の目的 本考案は上述した映像表示装置においても下
絵、下図を描く事を可能とし、その操作性作業効
率の向上を図る事を目的とする。
C. Purpose of the invention The purpose of the invention is to make it possible to draw sketches and sketches even in the above-mentioned video display device, and to improve its operability and work efficiency.

ニ 考案の構成 本考案は、画像メモリとして各画素に複数ビツ
トを割当てると共にライトペン5によつて結果的
に描かれる図形の輝度を指定する図形輝度切替手
段と、低輝度図形用のビツトを零にするよう指示
する低輝度図形消去指示手段とを有し、低輝度で
描いた図形を下絵、下図として用い、後に高輝度
で最終的な完成画面を描いたら、前記の低輝度図
形に対応しているビツトを0にして下絵、下図を
消去する構成を有する。
D. Structure of the invention The present invention includes a figure brightness switching means that allocates a plurality of bits to each pixel as an image memory, specifies the brightness of the figure drawn as a result by the light pen 5, and zero bits for low-brightness figures. A low-brightness figure erasing instructing means is provided to instruct the user to erase the low-brightness figure, and when the figure drawn in low-brightness is used as a sketch or underdrawing, and the final completed screen is later drawn in high-brightness, the figure corresponding to the low-brightness figure can be erased. It has a configuration that erases the sketch and the bottom drawing by setting the bit in the drawing to 0.

ホ 実施例 第2図に本考案映像表示装置の構成を示す。同
図に於て、1〜8は夫々第1図と同様に同期信号
発生回路、〜書き込みデータ制御回路であり、第
1図と異るところは、書き込みデータ制御回路8
に輝度切替スイツチ9、下図消去スイツチ10並
びに高輝度図形消去スイツチ11を関連付けた事
と画像メモリ4の各画素に夫々複数ビツト割当て
たところにある。
E. Embodiment FIG. 2 shows the configuration of the video display device of the present invention. In the same figure, 1 to 8 are a synchronization signal generation circuit and a write data control circuit, respectively, as in FIG. 1, and the difference from FIG. 1 is a write data control circuit 8.
The brightness change switch 9, the erase switch 10 shown below and the high brightness figure erase switch 11 are associated with each other, and a plurality of bits are assigned to each pixel of the image memory 4.

輝度切替スイツチ9は前述の図形輝度切替手段
に相当し、輝度切替スイツチ9がA側にある時に
はライトペン5で描かれる図形は低輝度で表示さ
れ、逆に、輝度切替スイツチ9がB側に設定され
ている時には、ライトペン5で描かれる図形は高
輝度で表示されるように構成する。簡単のために
画像メモリ4の各画素に2ビツト(下位b0、上位
b1)が割り当てられているとする。前記輝度切替
スイツチ9がA側では、この2ビツトのうちb0
みを用いて画像メモリ4に画像データを書き込
む。低輝度モード(下絵モード)と高輝度モード
(最終描画モード)について説明する。
The brightness changeover switch 9 corresponds to the above-mentioned figure brightness changeover means, and when the brightness changeover switch 9 is on the A side, the figure drawn with the light pen 5 is displayed with low brightness, and conversely, when the brightness changeover switch 9 is on the B side, the figure drawn with the light pen 5 is displayed with low brightness. When set, the configuration is such that figures drawn with the light pen 5 are displayed with high brightness. For simplicity, each pixel in the image memory 4 has 2 bits (lower b0 , upper
b 1 ) is assigned. When the brightness selector switch 9 is on the A side, image data is written into the image memory 4 using only b0 of these two bits. Low brightness mode (sketch mode) and high brightness mode (final drawing mode) will be explained.

低輝度モード 画像メモリ4の各画素に割当てられた2ビツト
のうちb1に対しては何の操作も行なわず、b0のみ
を用いて、画像データの書き込みを行なう。した
がつてこの低輝度モードで図形を描くと、低輝度
の図形がCRT2上に表示される。この図形を次
に述べる最終画像の下絵として用いる。
Low brightness mode Of the two bits assigned to each pixel in the image memory 4, no operation is performed on b1 , and image data is written using only b0 . Therefore, if a figure is drawn in this low brightness mode, the low brightness figure will be displayed on the CRT2. This figure is used as a sketch for the final image described below.

高輝度モード 画像メモリ4の各画素に割てられた2ビツトの
うちb0に対して何の操作も行なわず、b1を用いて
画像データを画像メモリ4に書き込む。
High Brightness Mode Of the 2 bits allocated to each pixel in the image memory 4, no operation is performed on b0 , and image data is written into the image memory 4 using b1 .

下図消去スイツチ10は前記の低輝度図形消去
手段に相当し、この下図消去スイツチ10の閉成
により前記低輝度モードにおいてb0に書き込まれ
た画像データを消去するよう構成される。
The erase switch 10 shown in the lower figure corresponds to the above-mentioned low-brightness figure erasing means, and is configured to erase the image data written in b0 in the low-brightness mode by closing the erase switch 10 shown in the lower figure.

高輝度図形消去スイツチ11は高輝度モードに
おいてb1に書き込まれた画像データの消去を行な
う指示手段である。前記輝度切替スイツチ9、下
図消去スイツチ10、及び高輝度図形消去スイツ
チ11は書き込みデータ制御回路8に対する指示
手段である。上記の画像メモリ4に対する各操作
はこの書き込みデータ制御回路8が行なう。書き
込みデータ制御回路8はマイクロコンピユータか
ランダムロジツク回路で容易に実現できるので、
ここでは、その説明は割愛する。
The high-intensity figure erasing switch 11 is an instruction means for erasing the image data written in b1 in the high-intensity mode. The brightness changeover switch 9, the erase switch 10 shown below, and the high brightness figure erase switch 11 are instruction means for the write data control circuit 8. The write data control circuit 8 performs each operation on the image memory 4 described above. Since the write data control circuit 8 can be easily realized with a microcomputer or a random logic circuit,
I will omit the explanation here.

書き込みデータ制御回路8がマイクロコンピユ
ータで構成されるとすると、前記輝度切替スイツ
チ9、下図消去スイツチ10、高輝度図形消去ス
イツチ11は第3図に示すようにマイクロコンピ
ユータ12のI/Oポート113に接続されマイ
クロコンピユータ12のROM14に記憶された
システムプログラムに従がつてCPU15の監視
を受ける。I/Oポート216にはラツチ回路6
の出力が入る。またアドレス、データバスは画像
メモリ4のアドレス、データ端子に接続される。
Assuming that the write data control circuit 8 is constituted by a microcomputer, the brightness change switch 9, the erase switch 10 shown below, and the high brightness figure erase switch 11 are connected to the I/O port 113 of the microcomputer 12 as shown in FIG. It is monitored by the CPU 15 in accordance with the system program stored in the ROM 14 of the connected microcomputer 12. I/O port 216 has latch circuit 6.
The output of is entered. Further, the address and data buses are connected to the address and data terminals of the image memory 4.

以上の構成によれば、まず低輝度モードでうす
い下絵を描き、次いで高輝度モードにおいて、前
記の下絵を参考に最終的な図形絵を描く事ができ
る。高輝度図形と低輝度図形は各々高輝度図形消
去スイツチ11、下絵消去スイツチ10を閉成す
る事ができるので最終的な図形の書き込みが完了
したら下絵だけを消せばよい。
According to the above configuration, it is possible to first draw a faint sketch in the low-brightness mode, and then draw the final figure picture in the high-brightness mode with reference to the sketch. For high-intensity figures and low-intensity figures, the high-intensity figure erase switch 11 and the sketch erase switch 10 can be closed, respectively, so when the writing of the final figure is completed, only the sketch needs to be erased.

D/A変換器7がb1の“1”入力で飽和するよ
うに調整しておくことにより、下絵と最終画像が
重なる部分の輝度が上がる不自然さをなくすこと
ができる。
By adjusting the D/A converter 7 so that it is saturated with the "1" input of b1 , it is possible to eliminate the unnaturalness in which the brightness increases in the portion where the sketch and the final image overlap.

ヘ 考案の効果 以上明らかな如く、本考案によれば画像メモリ
内の各画素を使い分けることで簡単に下絵、下図
を用いる図形入力が可能となり実用上の効果は大
である。
F. Effects of the Invention As is clear from the above, according to the present invention, by selectively using each pixel in the image memory, it is possible to easily input a figure using a sketch or a bottom drawing, which has a great practical effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のライトペンを用いる映像表示装
置、の構成を示すブロツク図、第2図は本考案映
像表示装置の構成を示すブロツク図、第3図は本
考案装置の主要部の構成を示すブロツク図であつ
て、2はCRT、4は画像メモリ、8は書き込み
データ制御回路、9は輝度切替スイツチ、10は
下図消去スイツチ、を夫々示している。
Figure 1 is a block diagram showing the configuration of a conventional video display device using a light pen, Figure 2 is a block diagram showing the configuration of the video display device of the present invention, and Figure 3 is a diagram showing the configuration of the main parts of the device of the present invention. In the block diagram shown, 2 is a CRT, 4 is an image memory, 8 is a write data control circuit, 9 is a brightness changeover switch, and 10 is an erase switch shown below.

Claims (1)

【実用新案登録請求の範囲】 ライトペンを用いてCRT画面から輝線を検出
して該当位置を決定し画像メモリにデータを入力
すると共にこのデータを読み出す操作を行う事で
CRT画面に任意の図形を表示する映像表示装置
に於て、 画素毎に低輝度表示用と高輝度表示用の複数ビ
ツトが割当てられた画像メモリと、該画像メモリ
のデイジタルデータをD/A変換しCRTに印加
するD/A変換手段と、図形輝度切替手段と、低
輝度図形消去指示手段とを具備し、 前記図形輝度切替手段によつて図形表示状態を
低輝度表示状態とした場合には前記画像メモリの
低輝度表示用のビツトを用いてCRTによる低輝
度の図形の表示を行い、前記図形輝度切替手段に
より高輝度表示状態とした場合には前記の低輝度
表示状態での画像メモリ内の低輝度表示用のビツ
トのデータはそのまま残すとともに、画像メモリ
の高輝度表示用のビツトを用いてCRTによる高
輝度の図形の表示を行い、必要に応じて前記低輝
度図形消去指示手段によつて前記画像メモリの低
輝度表示用のビツトを消去することを特徴とした
映像表示装置。
[Claim for Utility Model Registration] By detecting bright lines from a CRT screen using a light pen, determining the relevant position, inputting data into the image memory, and reading out this data.
In a video display device that displays arbitrary figures on a CRT screen, an image memory in which multiple bits are assigned to each pixel for low-brightness display and high-brightness display, and digital data in the image memory are D/A converted. and a D/A conversion means for applying voltage to a CRT, a figure brightness switching means, and a low-brightness figure erasing instruction means, and when the figure brightness switching means changes the figure display state to a low-brightness display state, When a low-brightness figure is displayed on a CRT using the low-brightness display bit of the image memory and a high-brightness display state is made by the figure brightness switching means, the image memory in the low-brightness display state is The low-brightness display bit data of the image memory is left as is, and the high-brightness display bit of the image memory is used to display high-brightness figures on the CRT, and if necessary, the low-brightness figure deletion instruction means is used to display high-brightness figures. A video display device characterized in that a bit for low brightness display in the image memory is erased.
JP1984015606U 1984-02-06 1984-02-06 Video display device Granted JPS60126844U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984015606U JPS60126844U (en) 1984-02-06 1984-02-06 Video display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984015606U JPS60126844U (en) 1984-02-06 1984-02-06 Video display device

Publications (2)

Publication Number Publication Date
JPS60126844U JPS60126844U (en) 1985-08-26
JPH0313793Y2 true JPH0313793Y2 (en) 1991-03-28

Family

ID=30501597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984015606U Granted JPS60126844U (en) 1984-02-06 1984-02-06 Video display device

Country Status (1)

Country Link
JP (1) JPS60126844U (en)

Also Published As

Publication number Publication date
JPS60126844U (en) 1985-08-26

Similar Documents

Publication Publication Date Title
EP0852371A1 (en) Image display device
US4419661A (en) Dual cathode-ray tube display system for text editing
JPH09114591A (en) Liquid crystal display and its display method
JPH0313793Y2 (en)
JPS5843035A (en) Storage display device
US4692759A (en) Apparatus for modifying the appearance of the points of an image on the screen of a graphic image display console
JPH0683288A (en) Display control device
JPH0248911Y2 (en)
JPS6228474B2 (en)
JPS6222136A (en) Electronic blackboard
JPH0241672Y2 (en)
JPS61223787A (en) Document generator
JP2833024B2 (en) Display screen synthesis device
JPH083700B2 (en) Color display screen switching method
JPH04340633A (en) Picture memory erase method
SU734759A1 (en) Information display
JPS5928912B2 (en) cathode ray tube display device
JPS60209786A (en) Color display unit
JPS5928915B2 (en) cathode ray tube display device
JPS629911B2 (en)
JPH0683292A (en) Display control device
JPS58142389A (en) Fresh memory control system for crt display
JPS60113291A (en) Graphic display unit
JPH0375694A (en) Image coloring device
JPS5928916B2 (en) Grid pattern generator for cathode ray tube display equipment