JPH0241215B2

JPH0241215B2 -

Info

Publication number: JPH0241215B2
Application number: JP20964885A
Authority: JP
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1990-09-17
Also published as: JPS6269729A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はデイジタル伝送装置等で伝送路符号誤
りを監視するために受信部に設けられる符号誤り
検出回路、さらに詳しくいえばmBnB符号を使用
したデイジタル伝送装置において、符号列の直流
分の和（Running Digital Sum、以下「RDS」
と略す）をカウントし、この値が入力信号の符号
列の構成によつて定められる範囲内にあるか否か
を検出することにより入力信号の符号誤りを検出
する符号誤り検出回路に関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention is a code error detection circuit provided in a receiving section to monitor transmission line code errors in digital transmission equipment, etc., and more specifically, a code error detection circuit using mBnB code. In digital transmission equipment, the sum of the DC components of a code string (Running Digital Sum, hereinafter referred to as "RDS")
The present invention relates to a code error detection circuit that detects code errors in an input signal by counting the number of bits (abbreviated as ) and detecting whether or not this value is within a range determined by the configuration of a code string of the input signal.

（従来の技術）まず、mBnB符号について説明する。この符号
は情報ｍビツトとこれに続く１ビツトの合計ｎビ
ツトの符号であつて符号「１」と符号「０」が同
程度の割合で出現し、符号「１」が極端に多く継
続したり符号「０」が極端に多く継続したりする
ことのないように構成された符号である。(Prior Art) First, mBnB codes will be explained. This code is a code with a total of n bits, consisting of m bits of information and 1 bit following it, and the code ``1'' and the code ``0'' appear at about the same rate, and the code ``1'' continues extremely frequently. This code is constructed so that an extremely large number of consecutive 0's does not occur.

例えば5B6B符号の場合、５ビツトで表現され
る情報は2⁵通りの組合せとなるが、この情報の倍
の情報すなわち2⁵×２＝2⁶の情報を送ることがで
きる６ビツトに変換する。その際「０」または
「１」が連続するような符号列は使用しないよう
にする。これにより未使用符号列には「０」また
は「１」が連続するものが含まれるが、送るべき
情報は「０」または「１」が同程度に出現する符
号列で表現することができる。 For example, in the case of a 5B6B code, the information expressed in 5 bits has ²⁵ combinations, but it is converted to 6 bits that can transmit twice as much information, that is, ²⁵ × 2 = ²⁶ information. At this time, a code string containing consecutive "0" or "1" is not used. As a result, although unused code strings include consecutive "0" or "1", the information to be sent can be expressed by a code string in which "0" or "1" appear to the same extent.

したがつてmBnB符号を使用したデイジタル装
置では符号「１」を＋１とし、符号「０」を−１
としてRDSを求めたとき、この値は一定の範囲、
例えば5B6B符号では−３〜＋３の範囲内に入る
ことになる。この範囲外になつたときは入力信号
の符号誤りであると判断できる。 Therefore, in a digital device using mBnB code, the code ``1'' is treated as +1, and the code ``0'' is treated as -1.
When calculating RDS, this value falls within a certain range,
For example, the 5B6B code falls within the range of -3 to +3. If it falls outside this range, it can be determined that there is a code error in the input signal.

従来はこの種の符号誤り検出回路としては入力
信号をｎビツト展開し、ｎビツト毎のワード同期
をとつた後、ワード単位でバイオレーシヨン（符
号則違反）を検出する方式が採用されている。 Conventionally, this type of code error detection circuit has adopted a method in which the input signal is expanded into n bits, word synchronization is performed for each n bit, and then violations are detected on a word-by-word basis. .

（発明が解決しようとする問題点）しかし、この方式を採用する回路は入力信号を
ｎビツトに展開する部分、ワード同期をとる部
分、ワード単位でバイオレーシヨンを検出する部
分が必要となるので、回路規模が大きくなり構成
が複雑になるという欠点がある。(Problem to be solved by the invention) However, the circuit that adopts this method requires a part that expands the input signal into n bits, a part that synchronizes words, and a part that detects violations in word units. However, the disadvantage is that the circuit scale becomes large and the configuration becomes complicated.

本発明の目的は上記欠点を解決するもので、回
路規模の小さい、構成の簡単なmBnB符号の符号
誤り検出回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks, and to provide a code error detection circuit for mBnB codes with a small circuit scale and a simple configuration.

（問題点を解決するための手段）前記目的を達成するために本発明による符号誤
り検出回路は伝送路符号にmBnB符号を用いたデ
イジタル伝送装置の受信部に設けられ、入力信号
の符号列の積分値を求め、入力信号の積分値が符
号列の構成によつて定められる正常値の範囲内に
あるか否かを判定して受信した入力信号の符号誤
りを検出する符号誤り検出回路において、入力信
号をデイジタル積分するデイジタル積分器と、前
記デイジタル積分器出力が正常値の範囲外である
とき、mBnB符号の符号則違反としてエラーを出
力するバイオレーシヨン検出器と、前記デイジタ
ル積分器出力が正常範囲内の最大値より大きくな
つた場合、入力信号の符号が１のときは前記最大
値に、入力信号の符号が０のときは前記最大値よ
り−１少ない値に、前記デイジタル積分器出力が
正常範囲内の最小値より少さくなつた場合、入力
信号の符号が０のときは前記最小値に、入力信号
の符号が１のときは前記最小値より＋１大きい値
に、デイジタル積分器のクランプ値を設定するク
ランプ値設定器とで構成してある。(Means for Solving the Problems) In order to achieve the above object, a code error detection circuit according to the present invention is provided in a receiving section of a digital transmission device using an mBnB code as a transmission line code, In a code error detection circuit that calculates an integral value and determines whether or not the integral value of an input signal is within a range of normal values determined by the configuration of a code string to detect a code error in a received input signal, a digital integrator that digitally integrates an input signal; a violation detector that outputs an error as a violation of the mBnB code code when the output of the digital integrator is outside a normal value range; If the value becomes larger than the maximum value within the normal range, the digital integrator output is set to the maximum value when the sign of the input signal is 1, and to a value -1 less than the maximum value when the sign of the input signal is 0. becomes smaller than the minimum value within the normal range, the digital integrator changes to the minimum value if the sign of the input signal is 0, or to a value +1 greater than the minimum value if the sign of the input signal is 1. It consists of a clamp value setter for setting the clamp value.

（実施例）以下、図面を参照して本発明をさらに詳しく説
明する。第１図は本発明による符号誤り検出回路
の一実施例を示すブロツク図である。デイジタル
積分器１とバイオレーシヨン検出器２とクランプ
値設定器３よりなる。(Example) Hereinafter, the present invention will be described in more detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a code error detection circuit according to the present invention. It consists of a digital integrator 1, a violation detector 2, and a clamp value setter 3.

デイジタル積分器１は入力信号４の符号列を順
次積分し、入力信号４のRDSを求める。 The digital integrator 1 sequentially integrates the code string of the input signal 4 and obtains the RDS of the input signal 4.

また、バイオレーシヨン検出器２がエラーパル
ス６を送出したときは積分値をクランプ値設定器
３によつて設定された値に戻す。 Further, when the violation detector 2 sends out the error pulse 6, the integral value is returned to the value set by the clamp value setting device 3.

バイオレーシヨン検出器２はデイジタル積分器
１で求められたRDS信号５が符号によつて定め
られた範囲内にあるかどうか判断し、範囲外のと
きはエラーパルス６を出力する。 A violation detector 2 determines whether the RDS signal 5 obtained by the digital integrator 1 is within a range determined by the code, and outputs an error pulse 6 if it is outside the range.

クランプ値設定器３は入力信号４の符号とデイ
ジタル積分器１の出力RDS５によりデイジタル
積分器１の積分値を設定するためクランプ値７を
出力する。 The clamp value setter 3 outputs a clamp value 7 in order to set the integral value of the digital integrator 1 according to the sign of the input signal 4 and the output RDS5 of the digital integrator 1.

クランプ値設定器３は以下に説明するmBnB符
号の本質的な特徴にしたがい、２つの入力に対す
るクランプ値を決定する。 The clamp value setter 3 determines clamp values for the two inputs according to the essential characteristics of the mBnB code, which will be explained below.

mBnB符号列のデイジタル積分値は正常範囲内
を連続的に動いている。 The digital integral value of the mBnB code string moves continuously within the normal range.

デイジタル積分器１の値が正常範囲の最大境界
値を越えた場合、この値が本来的に正常範囲内に
あるべきとするならばデイジタル積分器１の値を
大きくするような符号が入力されているときは最
大境界値となるべきである。これは、このときの
符号列はエラーとなつているが、エラーが発生し
なかつた場合正常範囲内では最大境界値となつて
いる可能性が大だからである。また、デイジタル
積分器１の値を小さくするような符号が入力され
ているときは最大境界値より１つ少ない値になつ
ているべきであると考えられる。 If the value of digital integrator 1 exceeds the maximum boundary value of the normal range, if this value should originally be within the normal range, a sign should be input that would increase the value of digital integrator 1. When there is, it should be the maximum boundary value. This is because although the code string at this time has an error, if no error had occurred, there is a high possibility that it would have reached the maximum boundary value within the normal range. Furthermore, when a code that reduces the value of the digital integrator 1 is input, it is considered that the value should be one less than the maximum boundary value.

同様にデイジタル積分器１の値が正常範囲の最
小境界値を越えた場合、この値が本来的に正常範
囲内にあるべきとするならばデイジタル積分器１
の値を小さくするような符号が入力されていると
きは最小境界値となるべきである。また、デイジ
タル積分器１の値を大きくするような符号が入力
されているときは最小境界値より１つ少ない値に
なつているべきであると考えられる。 Similarly, if the value of digital integrator 1 exceeds the minimum boundary value of the normal range, if this value should originally be within the normal range, digital integrator 1
When a code is input that reduces the value of , it should be the minimum boundary value. Furthermore, when a code that increases the value of the digital integrator 1 is input, it is considered that the value should be one less than the minimum boundary value.

クランプ値設定器３はこのような入出力の関係
を満足するような構成となつている。 The clamp value setter 3 is configured to satisfy such an input/output relationship.

第２図は入力信号４が5B6B符号の場合のクラ
ンプ値設定器３のクランプ値信号７の例を示して
いる。 FIG. 2 shows an example of the clamp value signal 7 of the clamp value setter 3 when the input signal 4 is a 5B6B code.

5B6B符号において、符号「１」を＋１とし、
符号「０」を−１としてRDSを求めたとき、
RDSは−３〜＋３の範囲内にある。したがつて
RDSが＋４または−４となつたとき、バイオレ
ーシヨン検出器２はバイオレーシヨンと判断し、
エラーパルス６を送出する。このときデイジタル
積分器１の積分値をそのままにしておくと正常な
符号誤り検出ができなくなる。 In the 5B6B code, the code "1" is +1,
When calculating the RDS by setting the code "0" to -1,
RDS is in the range of -3 to +3. Therefore
When the RDS becomes +4 or -4, the violation detector 2 determines that there is a violation.
Send error pulse 6. At this time, if the integrated value of the digital integrator 1 is left unchanged, normal code error detection will not be possible.

クランプ値設定器３において、デイジタル積分
器１のRDS５出力と入力信号４の符号によつて
デイジタル積分器１の積分値をRDS＝＋４で入
力信号４の符号が「１」のときは＋３に、「０」
のときは＋２に設定し、RDS＝−４で入力信号
４の符号が「１」のときは−２に、「０」のとき
は−３に設定する。 In the clamp value setter 3, the integral value of the digital integrator 1 is set to +3 when RDS=+4 and the sign of the input signal 4 is "1" according to the RDS5 output of the digital integrator 1 and the sign of the input signal 4. "0"
When RDS=-4 and the sign of input signal 4 is "1", it is set to -2, and when it is "0", it is set to -3.

9B10B符号の場合はデイジタル積分器の出力
が＋５〜−５が正常範囲となるが、この場合のク
ランプ値設定器の出力も上記と同様に決定され
る。 In the case of the 9B10B code, the normal range for the output of the digital integrator is +5 to -5, but the output of the clamp value setter in this case is also determined in the same manner as above.

（発明の効果）以上、詳しく説明したように本発明による符号
誤り検出回路は入力信号を積分するデイジタル積
分器、デイジタル積分器出力より符号のバイオレ
ーシヨンを検出するバイオレーシヨン検出器およ
び入力信号の符号とデイジタル積分器出力により
デイジタル積分器の積分値を設定するクランプ値
設定器により構成されるので回路規模が小さくて
構成が簡単になるという効果がある。(Effects of the Invention) As described above in detail, the code error detection circuit according to the present invention includes a digital integrator that integrates an input signal, a violation detector that detects a code violation from the output of the digital integrator, and a code error detection circuit that integrates an input signal. Since the circuit is comprised of a clamp value setter that sets the integral value of the digital integrator based on the sign of the digital integrator and the digital integrator output, the circuit scale is small and the configuration is simple.

[Brief explanation of drawings]

第１図は本発明による符号誤り検出回路の一実
施例を示すブロツク図、第２図は入力信号が
5B6B符号の場合のクランプ値設定器の入出力の
関係を示す図である。１……デイジタル積分器、２……バイオレーシ
ヨン（符号則誤り）検出器、３……クランプ値設
定器、４……入力信号、５……RDS信号、６…
…エラーパルス、７……クランプ値信号。 FIG. 1 is a block diagram showing an embodiment of the code error detection circuit according to the present invention, and FIG.
FIG. 7 is a diagram showing the input/output relationship of the clamp value setter in the case of a 5B6B code. 1...Digital integrator, 2...Violation (sign rule error) detector, 3...Clamp value setter, 4...Input signal, 5...RDS signal, 6...
...Error pulse, 7...Clamp value signal.

Claims

[Claims]

1. Provided in the receiving section of a digital transmission device that uses mBnB code as the transmission path code, it calculates the integral value of the code string of the input signal, and calculates the integral value of the input signal as a normal value determined by the structure of the code string. A code error detection circuit that detects a code error in a received input signal by determining whether the input signal is within a range includes a digital integrator that digitally integrates the input signal, and a code error detection circuit that detects a code error in a received input signal by determining whether the output is within a range. One day,
a violation detector that outputs an error as a violation of the coding rule of the mBnB code; and when the output of the digital integrator becomes larger than the maximum value within the normal range, when the sign of the input signal is 1, the maximum value;
When the sign of the input signal is 0, -1 from the maximum value
When the output of the digital integrator becomes smaller than the minimum value within the normal range, the output of the digital integrator becomes smaller than the minimum value when the sign of the input signal is 0, or +1 from the minimum value when the sign of the input signal is 1. 1. A code error detection circuit comprising a clamp value setter for setting a clamp value of a digital integrator to a large value.