JPH024076B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバブルメモリデバイスの制御回路を備
えた磁気バブルメモリ制御装置に関するものであ
る。

バブルメモリデバイスは記憶情報が不揮発で書
換えが容易であること、機械的可動部分がなく固
体素子なので信頼性が高いこと、小型・高密度で
プリント板実装ができることなど優れた特徴を持
ち、ICメモリやプロツピデイスクと並んでその
使用分野が急速に広がりつつある。特に、NC装
置、ロボツト、生産管理端末、POS端末、OA機
器、各種端末などのフアイルメモリやプログラム
ローダとして、需要が急増している。

このようなバブルメモリデバイスはバブル制御
回路を備えた磁気バブルメモリ制御装置と組合せ
て初めて使使用可能となる。

〔従来の技術〕

バブルメモリデバイスは軟磁性金属製のシール
ドケース内に、バブルメモリチツプ、バイアスマ
グネツト、整磁板、バブル駆動用の回転磁界を発
生するＸ，Ｙ駆動コイル、および使用形態により
バブルチツプに記憶された情報を全て消去するイ
レーズコイル等を収容した構造であることは周知
の通りである。

またバブル制御回路は、該デバイスをアナログ
信号により直接動作・制御する直接周辺回路（ま
たはリニア回路とも称せられる）と、ホストシス
テムよりの情報の書込み／読出し命令に従つて直
接周辺回路をTTL（トランジスタ・トランジス
タ・ロジツク）レベルのデイジタル信号により制
御する間接周辺回路を少なくとも含んで構成され
ることも周知の通りである。

この直接周辺回路は、駆動コイルやメモリチツ
プに所定値の電流すなわちアナログ信号を供給し
てバブルメモリデバイスを動作・制御するコイル
ドライバ回路、フアンクシヨンドライバ回路、お
よびバブルメモリチツプ内のデイテクタよりの数
mmＶのセンス出力電圧を増幅してTTLレベルに
変換するセンスアンプ回路を含んで構成される。

また間接周辺回路はホストシステムよりの情報
の書込み／読出し命令に従つて直接周辺回路に各
種制御用デイジタル信号を入力しバブルメモリデ
バイスの動作を間接的に制御し、且つ直接周辺回
路（センスアンプ回路）よりのデイジタルセンス
信号をホストシステムへ出力するよう構成されて
いる。

磁気バブルメモリ制御装置の使用形態として
は、メモリカードシステム構成とカセツトメモリ
システム構成がある。

前者はバブルメモリデバイスとその制御回路を
プリント基板上に実装してメモリカードとし、こ
れをホストシステムの装置内部或いはそれ専用の
筐体内に設ける構成である。

後者はバブルメモリデバイスをケース内に収容
したカセツトメモリをホストシステム内或いはそ
れ専用の筐体内に上記制御回路を設け、該制御回
路に対しカセツトメモリを着脱する構成である。

尚、カセツトメモリにはセンプアンプ回路等の
直接周辺回路を内蔵させる構造のものもある。

ところで従来の磁気バブルメモリ制御装置は、
バブル制御回路で必要とされる＋5V、±12Vの３
電源または＋5V単一電源の安定化された電源を
装置外部から供給する構成のため、扱者がどこに
でも運べどんな場所でも使用できる携帯用機器と
することができなかつた。

また従来の磁気バブルメモリ制御装置はホスト
システムとのインタフエースを８ビツトパラレル
信号により行つており、制御線の数が増える欠点
があつた。

〔発明が解決しようとする問題点〕

本発明は上記従来の磁気バブルメモリ制御装置
を携帯可能な機器として扱者が手軽に持ち運びど
んな場所でも使用できるようにすると共に、節電
型で長期使用可能で且つ確実な情報の書込み／読
出しができる磁気バブルメモリ制御装置が提供で
きる。

〔問題点を解決するための手段〕

本発明は上記従来欠点を解決するため、少なく
ともバブルメモリデバイスを動作させる直接およ
び間接周辺回路と、乾電池と、、該乾電池の電圧
から前記直接および間接周辺回路の所望の駆動電
圧を作りそれに供給する直流／直流変換回路が１
つの筐体内に収容され、ホストシステムよりの信
号により前記乾電池を電源とした前記直接および
間接周辺回路が前記デバイスを動作させて該デバ
イスに対する情報の書込み／読出しを行うように
した携帯可能な磁気バブルメモリ制御装置におい
て、前記筐体はその内部に、前記ホストシステム
と前記直接および間接周辺回路とを接続するイン
タフエース回路を有し、該インターフエース回路
は該ホストシステムよりのシリアル制御信号をパ
ラレル制御信号に変換して前記間接周辺回路へ供
給し且つその逆変換を行うシリパラ変換機能を持
つと共に、前記ホストシステムよりの前記信号が
前記デバイス駆動用の場合にパワーオン信号と前
記直流／直流変換回路へ出力する電源制御機能を
持ち、前記直流／直流変換回路は前記パワーオン
信号を受けている期間だけ前記直接および間接周
辺回路に電源供給すると共に、前記乾電池が一定
レベル以下の電源になつた際に前記インタフエー
ス回路を介し前記ホストシステムに対し該乾電池
の電源低下を示すローバツテリ信号を送出し更に
該電源が低下した場合に前記直接および間接周辺
回路にリセツト信号を出力して前記デバイス動作
をストツプさせるものである。

〔作用〕

本発明の磁気バブルメモリ制御装置は、その内
部にバブル制御回路の他に乾電池と直流／直流変
換回路を具備し、該乾電池を電源として該バブル
制御回路が駆動される構成が取れるため、携帯用
機器として扱うことが可能になる。

〔実施例〕

以下、本発明の磁気バブルメモリ制御装置をカ
セツトメモリシステム構成に適用した実施例につ
いて図面を参照しながら説明する。

第１図は本発明に係る磁気バブルメモリ制御装
置の回路ブロツク図、第２図は第１図のメモリ制
御装置を用いたシステム構成図、第３図は第１図
メモリ制御装置の具体的構造を示す斜視図、第４
図は組立完成状態の本発明に係るメモリ制御装置
を示す図で、第４図Ａが表面側より見た平面図、
Ｂが裏面側より見た平面図で、Ｃ，Ｄ，Ｅ，Ｆの
各図がＡ図における矢印ｃ，ｄ，ｅ，ｆの矢印方
向に見た側面図である。第５図はカセツトメモリ
を装着した状態の本発明に係るメモリ制御装置を
示す斜視図である。

第１図に示す如く本磁気バブルメモリ制御装置
８０は、インタフエース回路１、間接周辺回路１
０、直接周辺回路２０、直流／直流変換回路
（DC／DCコンバータ）３０、乾電池４０、カセ
ツトメモリ６０が接続するコネクタ５０、電源ス
イツチ５１、乾電池４０或いは交流アダプタ付ケ
ーブル５２が接続する電源切り換えプラグ５３、
ホストシステム７０が接続するコネクタ５４を１
つの筐体内に取付けて構成されている。

インタフエース回路１は本メモリ制御装置をホ
ストシステム７０に接続するための回路で、信号
処理を行うCPU２、データ管理ソフトが記憶さ
れたROM３、信号を一旦格納するRAM４によ
り形成されている。そしてCPU２はホストシス
テム７０よりのシリアル制御信号を８ビツトパラ
レルバス信号に変換して一旦RAM４に格納せ
て、また格納順に該制御信号を読出してRCM３
内のデータ管理ソフトによりその制御信号の内容
を解釈し、その信号を間接周辺回路１０に入力す
る。

間接周辺回路はバブルメモリデバイスにデータ
を書込むために再度シリアル信号に変換しタイミ
ングをとりながら直接周辺回路２０を駆動し、ま
た直接周辺回路のセンスアンプよりのシリアルな
出力信号をパラレル信号に変換しインタフエース
回路１に供給する。

直接周辺回路はコネクタ５０と６２を介してカ
セツトメモリ６０内のバブルメモリデバイス６１
に書込み電流、読出し電流、分割電流、フワツプ
電流等を流しフアンクシヨンゲートを駆動し、デ
バイス６１にデータを書込んだり読出したりす
る。

直流／直流変換回路３０は乾電池４０から供給
される6Vの直流電圧をインタフエース回路１の
＋5V電源、直接周辺回路１０および間接周辺回
路２０で必要な±5V，±12V電源に生成して供給
する回路である。また直流／直流変換回路３０に
対する電源としては乾電池４０の他に、ケーブル
５２をプラグ５３に挿入すれば乾電池４０が切り
放され交流／直流変換電流での電源供給が可能に
なる。

本バブルメモリ制御装置８０では乾電池４０に
よる電源を可能にするため、電源の消費電力を減
らすよう構成されている。

即ちバブルメモリを外部記憶装置として使用す
る場合、通常使用頻度はかなり低いにもかかわら
ずスタンバイ時（電源が投入されているが、バブ
ルメモリデバイスの動作・制御が行われていない
状態）の消費電力が大きい欠点がある。

そこで本バブルメモリ制御装置８０ではインタ
フエース回路１のCPU２がホストシステム７０
の制御信号がバブルメモリを動作させる信号と解
釈すると、パワーオン信号（Power ON）を直
流／直流変換回路３０に出力する構成になつてい
る。直流／直流変換回路３０はパワーオン信号を
受けている期間は直接および間接周辺回路１０，
２０に所定電源を供給するが、該パワーオン信号
の入力がなくなると、自動的にパワーオフ
（Power OFF）の状態になり直接および間接周
辺回路１０，２０への電源供給を停止する。これ
によりスタンバイ時の消費電力を減らすことがで
きる。

尚、直流／直流変換回路３０はインタフエース
回路１がホストシステム７０の信号を検知するた
め常時＋5Vの電圧を供給する。また該回路３０
は電源が一定レベル以下になるとローバツテリ信
号（Low Batiery）をインタフエース回路１に
出力し、これを受けてCPU２はホストシステム
７０のデイスプレイにその旨表示させる。更に電
源が低下した場合該回路３０はリセツト信号
（Reset）を間接周辺回路１０に出力しその機能
を停止させバブルメモリ動作をストツプさせる。

第２図は本磁気バブルメモリ制御装置の一使用
例で、ホストシステム７０が小型化された可搬可
能な文書作成装置（日本語ワードプロセツサ）で
あり、デイスプレイ７１や図示せぬキーボード、
プリンタを備えている。８０が文書作成装置７０
よりの制御信号（文書送信・受信・削除・辞書送
信・受信・削除・文字パターン送信・受信・削除
等の信号）によりカセツトメモリ６０を制御しデ
ータの書込み／読出し制御を行う本磁気バブルメ
モリ制御装置、８６がカバー、９５が接続ケーブ
ルである。

このシステムではバブルメモリを外部記憶装置
として使用するもので、バブルメモリ制御装置８
０は上述の如く直接および間接周辺回路の他に、
乾電池と該乾電池から直接および間接周辺回路で
必要とする各種電源を作る直流／直流変換回路が
内蔵され、携帯用機器となつている。

このシステムは文書作成装置７０よりの制御信
号および実際のデータがケーブル９５を通じてバ
ブルメモリ制御装置８０に入力し、該装置８０で
は文書作成装置７０よりの制御信号によりデータ
を管理しながらその制御信号に基づいてバブルメ
モリデバイスを動作・制御し、該デバイスの文書
記憶領域・辞書記憶領域・文字パターン記憶領域
に対応してデータを書込んだり読出したりする。

次に本磁気バブルメモリ制御装置の具体的構造
を第３図〜第５図を参照して説明する。

本メモリ制御装置８０は第３図の如く、断面が
凹形の樹脂モールド体からなる上部ケース８１と
下部ケース８２の内部に、バブル制御回路実装プ
リント板８３と電源制御回路実装プリント板８４
および乾電池４０が内蔵され、またカセツトメモ
リ６０が接続する構造である。

上部ケース８１はその矩形表面の角部が外方側
面を開放した段差面８５になつており、該段差面
８５を覆うようカバー８６が着脱自在に取付けら
れる。また段差面８５の一方の上方側面に開口８
７が、他方の上方側面に穴８８を持つ突出部８９
が形成されている。更にカバー８６には第５図の
如く蓋設置確認スイツチを動作させる突起９０が
形成されている。

下部ケース８２は下面より電池４０を収容する
電池ボツクス９１とその蓋９２を備えている。ま
たその側壁には第４図の如く電源スイツチ５１と
電源切り換えプラグ５３が取付けられている。

バブル制御回路実装プリント板８３にはインタ
フエース回路１と間接周辺回路１０および直接周
辺回路２０が実装され、またカセツトメモリ６０
が接続するコネクタ９３と蓋設置確認スイツチ９
４が実装されており、且つホストシステム７０へ
の接続ケーブル９５が動出している。

またプリント板８３の回路実装構成は、回路群
９６でインターフエース回路１および間接周辺回
路１０を、回路群９７で直接周辺回路２０を実現
している。この際直接周辺回路２０にはバブルメ
モリデバイスより数mmＶのセンス電圧しか与えら
れないセンスアンプ９８が含くまれているため、
本プリント板８３ではセンスアンプ９８が電源制
御回路実装プリント板８４より離れように電池バ
ツクス９１上に位置しノイズの影響を受けにくく
している。

電源制御回路実装プリント板８４には直流／直
流変換回路３０を構成する回路群が実装され、該
回路によつて生成された所定値の電圧がコネクタ
９９を介してバブル制御回路実装プリント板８３
へ供給される。

そして、プリント板８３を上部ケース８１の内
部にコネクタ９３が開口８７に対応するよに取付
け、プリント板８４を下部ケース８２の内部に固
定し、また乾電池４０を電池ボツクス９１に収容
することで、第４図の本磁気バブルメモリ制御装
置８０が構成される。

また本装置８０にはカセツトメモリ６０がコネ
クタ６２，９３同士接続されるように挿入され、
突起９０が穴８８を介してスイツチ９４を作動す
るようにカバー８６を取付ける。カバー８６はカ
セツトメモリ６０の挿入が不完全であるとそれに
ぶつかつて蓋することができず、スイツチ９４を
作動できないようになつている。即ちカバー８６
が完全に取付けられた状態で初めてスイツチ９４
は動作し、これによつて該カセツトメモリ６０の
駆動が可能となる。

また本装置８０ではカセツトメモリ６０が段差
面８５と突出部８９の側面に案内されコネクタ接
続される構造になつている。この際挿抜動作をや
り易くするため、突出部８９はカセツトメモリ６
０を掴む指が入るスペース１００を与えており、
且つ段差面８５がケース角部を利用して形成され
た外方側面が開放されているので、挿入時に指や
手がケースにぶつからず、抜去時にはカセツトメ
モリが掴み易いくなつている。

〔発明の効果〕 以上の本発明によれば、磁気バブルメモリ制御
装置を節電による長期使用ができ且つより確実な
メモリ制御ができる携帯用機器とすることがで
き、バブルメモリの使用分野をさらに広げことが
可能であり、その実用上の効果は多大である。

【図面の簡単な説明】

第１図は本発明に係る磁気バブルメモリ制御装
置の回路ブロツク図、第２図は第１図のメモリ制
御装置を用いたシステム構成図、第３図は第１図
メモリ制御装置の具体的構造を示す斜視図、第４
図は組立完成状態の本発明に係るメモリ制御装置
を示す図で、第４図Ａが表面側より見た平面図、
Ｂが裏面側より見た平面図で、Ｃ，Ｄ，Ｅ，Ｆの
各図がＡ図における矢印ｃ，ｄ，ｅ，ｆの矢印方
向に見た側面図である。第５図はカセツトメモリ
を装着した状態の本発明に係るメモリ制御装置を
示す斜視図である。 符号の説明、１…インタフエース回路、１０…
直接周辺回路、２０…間接周辺回路、３０…直
流／直流変換回路、４０…乾電池、６０…カセツ
トメモリ、７０…ホストシステム、８０…磁気バ
ブルメモリ制御装置。

Claims (1)

1. 【特許請求の範囲】 １ 少なくともバブルメモリデバイスを動作させ
   る直接および間接周辺回路と、乾電池と、該乾電
   池の電圧から前記直接および間接周辺回路の所望
   の駆動電圧を作りそれに供給する直流／直流変換
   回路が１つの筐体内に収容され、ホストシステム
   よりの信号により前記乾電池を電源とした前記直
   接および間接周辺回路が前記デバイスを動作させ
   て該デバイスに対する情報の書込み／読出しを行
   うようにした携帯可能な磁気バブルメモリ制御装
   置において、 前記筐体はその内部に、前記ホストシステムと
   前記直接および間接周辺回路とを接続するインタ
   フエース回路を有し、 該インタフエース回路は該ホストシステムより
   のシリアル制御信号をパラレル制御信号に変換し
   て前記間接周辺回路へ供給し且つその逆変換を行
   うシリパラ変換機能を持つと共に、前記ホストシ
   ステムよりの前記信号が前記デバイス駆動用の場
   合にパワーオン信号を前記直流／直流変換回路へ
   出力する電源制御機能を持ち、 前記直流／直流変換回路は前記パワーオン信号
   を受けている期間だけ前記直接および間接周辺回
   路に電源供給すると共に、前記乾電池が一定レベ
   ル以下の電源になつた際に前記インタフエース回
   路を介し前記ホストシステムに対し該乾電池の電
   源低下を示すローバツテリ信号を送出し、更に該
   電源が低下した場合に前記直接および間接周辺回
   路にリセツト信号を出力して前記デバイス動作を
   ストツプさせることを特徴とした磁気バブルメモ
   リ制御装置。 ２ 前記デバイスはケース内に収容されたカセツ
   ト状磁気バブルメモリからなり、前記筐体に設け
   たコネクタに着脱自在に接続することを特徴とし
   た特許請求の範囲第１項記載の磁気バブルメモリ
   制御装置。