JPH024002A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH024002A JPH024002A JP63154123A JP15412388A JPH024002A JP H024002 A JPH024002 A JP H024002A JP 63154123 A JP63154123 A JP 63154123A JP 15412388 A JP15412388 A JP 15412388A JP H024002 A JPH024002 A JP H024002A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output
- circuit device
- node
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000010355 oscillation Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000007599 discharging Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路装置による発振回路装置(以
下■COという)に関するものである。
下■COという)に関するものである。
第3図は従来のvCOの回路図で、図において、R+、
Rz及びCは発振周波数を決定する抵抗素子及びコンデ
ンサ素子で、これらの素子の組合せにより発振周波数の
範囲を決定する。(1)はl’?、、R,。
Rz及びCは発振周波数を決定する抵抗素子及びコンデ
ンサ素子で、これらの素子の組合せにより発振周波数の
範囲を決定する。(1)はl’?、、R,。
Cを駆動するインバータR1、R4及び(2)は抵抗素
子及びインバータで前段部分にて得た発振波形の整形及
びデユティの決定1発振の持続をさせるための回路であ
る。
子及びインバータで前段部分にて得た発振波形の整形及
びデユティの決定1発振の持続をさせるための回路であ
る。
次に動作について説明する0図において、抵抗素子Rs
、R−及びインバータ(2)は等偏曲にシュミット回路
を構成している。第3図を書き直すと、第4図のように
なる。
、R−及びインバータ(2)は等偏曲にシュミット回路
を構成している。第3図を書き直すと、第4図のように
なる。
第4図において、入力端子AにE、 〔V)が印加さ
れると、節点(alには出力端子Bと入力端子への電位
差を抵抗素子R5とR2によって分圧した電位が与えら
れる。
れると、節点(alには出力端子Bと入力端子への電位
差を抵抗素子R5とR2によって分圧した電位が与えら
れる。
出力端子Bに出力される電位はVCC又はGND電位で
あるので、節点(alの電位は次式より得られる。
あるので、節点(alの電位は次式より得られる。
出力端子BがVCCの電位の時:
R1+ R。
出力端子BがGNDの電位の時:
R1+R2
又、節点(blの電位は節点(alの電位が、インバー
この時の発振周波数fは。
この時の発振周波数fは。
タイ1)のしきい値V□より低い時はVCC電位に、節
点fatの電位がインバータ(1)のしきい値Vアイよ
り高い時はGND電位となる。
点fatの電位がインバータ(1)のしきい値Vアイよ
り高い時はGND電位となる。
しかるに、節点(al、 (b)間にはコンデンサ素子
Cが接続されているため節点(blの電位は急激にvC
CrGND電位位へ変化することはない。
Cが接続されているため節点(blの電位は急激にvC
CrGND電位位へ変化することはない。
接点To)の電位は
Vb −V+ (1e )
=V2 eβ 90.■によって与
えられる。ただし、α、βはRI、RE。
えられる。ただし、α、βはRI、RE。
C及びインパークfilにより決定する時定数で、■1
゜■2はそれぞれα、βによって決まる電圧である。
゜■2はそれぞれα、βによって決まる電圧である。
節点fblはンユミフ1−回路の入力に接続されている
ので節点山)の電位が、シュミット・回路のしきい値V
TH!を切ることにより、出力端子Bの電位はVCC
電位又はGND電位に変化する。
ので節点山)の電位が、シュミット・回路のしきい値V
TH!を切ることにより、出力端子Bの電位はVCC
電位又はGND電位に変化する。
この変化によって、節点(a)の電位は■式、■式によ
って与えられる電位が交互に変化し、発振が持続する。
って与えられる電位が交互に変化し、発振が持続する。
となる。
従来の発振回路装置は以上のような動作原理であるため
、入力電圧Ei はGND〜−VCC又は、一■0.〜
VCCの範囲でしか、変化されることができず、させた
としても上記範囲内で得られる以外の発振周波数を得る
ことができない(0式による)又、出力◇:ら子Bに出
力される波形はt氏抗素子R1゜R4によって決定し、
周波数1よR,、Rt、Cによって決まるため、目的の
周波数、波形を得るためにはI’?、、R1,C,R3
,R,を調整する必要があるという問題があった。
、入力電圧Ei はGND〜−VCC又は、一■0.〜
VCCの範囲でしか、変化されることができず、させた
としても上記範囲内で得られる以外の発振周波数を得る
ことができない(0式による)又、出力◇:ら子Bに出
力される波形はt氏抗素子R1゜R4によって決定し、
周波数1よR,、Rt、Cによって決まるため、目的の
周波数、波形を得るためにはI’?、、R1,C,R3
,R,を調整する必要があるという問題があった。
この発明は上記のような問題を解消するためになされた
もので、調整する素子数を減らすとともに入力電圧範囲
を広くすることができる半導体集積回路装置を得ること
を目的とする。
もので、調整する素子数を減らすとともに入力電圧範囲
を広くすることができる半導体集積回路装置を得ること
を目的とする。
この発明に係る半導体集積回路装置はCRによる充放電
方法を偏向するとともに、発振回路装置の電源を電圧入
力端子とすることにより、調整する素子数を凍らすとと
もに、入力端子範囲を広くしたものである。
方法を偏向するとともに、発振回路装置の電源を電圧入
力端子とすることにより、調整する素子数を凍らすとと
もに、入力端子範囲を広くしたものである。
この発明における半導体集積回路装置はC,RとGND
電位発生用回路及びシュミット回路により構成され、発
振周波数はCRによって決定する。
電位発生用回路及びシュミット回路により構成され、発
振周波数はCRによって決定する。
以下、この発明の一実施例を図にて具体的に説明する。
第1図において、発振はR,−Cの充電及びR,−Cの
放電によって繰りかえされる。
放電によって繰りかえされる。
充電時及び放電時の等価回路を第2図tag、 fbl
にそれぞれ示す。
にそれぞれ示す。
容■Cへの充電は抵抗んRoのみによって行われる。こ
の時の節点tc+の電位■1 は(’r+ :充電時
間) で与えられる。
の時の節点tc+の電位■1 は(’r+ :充電時
間) で与えられる。
放電時第2図(blは等偏曲に第2図(clとなる。こ
の時容量Cが保持している電圧をVとすると節点fcl
の電位■、は となる。
の時容量Cが保持している電圧をVとすると節点fcl
の電位■、は となる。
ところで節点fclはシュミット・インバータ回路(4
)につながっている、又、シュミットインバータ回路(
4)の出力はNチャンネルトランジスタ(以下Nct
Tr という)(5)のゲート電極に接続されている
。
)につながっている、又、シュミットインバータ回路(
4)の出力はNチャンネルトランジスタ(以下Nct
Tr という)(5)のゲート電極に接続されている
。
このため、接点(C)の電圧により、NctTrf51
はON、OFFの状態となり、ONの時R,−cによる
放電回路がOFFのとき、R,−Cによる充電回路が構
成される。 Nct Tr (51がONすると容量
Cの電荷が放電され、接点(C1の電位はGND電位に
近づくため、シュミットインバータ回路の出力は“H″
レベルなり、NctTr(5)はOFFとなる。
はON、OFFの状態となり、ONの時R,−cによる
放電回路がOFFのとき、R,−Cによる充電回路が構
成される。 Nct Tr (51がONすると容量
Cの電荷が放電され、接点(C1の電位はGND電位に
近づくため、シュミットインバータ回路の出力は“H″
レベルなり、NctTr(5)はOFFとなる。
これにより、容1cは抵抗R1より充電され、節点(C
1の電位は■。、電位(入力端子Aの電位)に近づく、
このため、シュミットインバータ回路の出力は“L”レ
ベルとなり、NctTrf5)はふたたびONとなる。
1の電位は■。、電位(入力端子Aの電位)に近づく、
このため、シュミットインバータ回路の出力は“L”レ
ベルとなり、NctTrf5)はふたたびONとなる。
この様にして出力端子Bには常に“H”又は“L0レベ
ルが、繰りかえし出力され、発振波形を得ることができ
る。
ルが、繰りかえし出力され、発振波形を得ることができ
る。
この時に得られる発振周波数fは
■!に−・V?N+jシュミットインバータの電源電圧
81時のしきい値、 T、 ・ Tt :シュミットインバータ、NctTr
の遅延値 であるが、通常「は小さく無視できるので、上式%式% 発振波形のデユティ比は放電時間及び充電時間の比よっ
て決まるため、抵抗素子R,とR1の比がそのまま、デ
ユティ比とすることができる。
81時のしきい値、 T、 ・ Tt :シュミットインバータ、NctTr
の遅延値 であるが、通常「は小さく無視できるので、上式%式% 発振波形のデユティ比は放電時間及び充電時間の比よっ
て決まるため、抵抗素子R,とR1の比がそのまま、デ
ユティ比とすることができる。
以上のようにこの発明によれば、入力端子へを発振回路
装置の電源と共通にしたので、六方電圧は上限は素子の
保証限界(通常5〜7v程度)まで、下限はNet
Trのしきい値(通常IV以下)となるので、電圧範囲
を広くとれまた、動作がRlR,Cの充放電のみで決定
するので、発振周波数の調整が容易にできるという効果
がある。
装置の電源と共通にしたので、六方電圧は上限は素子の
保証限界(通常5〜7v程度)まで、下限はNet
Trのしきい値(通常IV以下)となるので、電圧範囲
を広くとれまた、動作がRlR,Cの充放電のみで決定
するので、発振周波数の調整が容易にできるという効果
がある。
第1図はこの発明の一実施例によるVC6回路を示す回
路図、第2図は第1図の等価回路図、第3図は従来の7
00回路を示す回路図、第4図は第3図の等価回路図、
第5図は第3図の動作を示す波形図である。 図において、(4)はシュミットインバータ回路、(5
)はNct Tr Cはコンデンサ素子、R,、R
。 は抵抗素子、(C1は節点を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第1図 R7
路図、第2図は第1図の等価回路図、第3図は従来の7
00回路を示す回路図、第4図は第3図の等価回路図、
第5図は第3図の動作を示す波形図である。 図において、(4)はシュミットインバータ回路、(5
)はNct Tr Cはコンデンサ素子、R,、R
。 は抵抗素子、(C1は節点を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第1図 R7
Claims (1)
- コンデンサ素子と抵抗素子とを用い入力電圧の変化に応
じて、発振周波数を変化し出力する半導体集積回路装置
において、半導体集積回路装置自身の電源とコンデンサ
素子及び抵抗素子に与える電圧源を共通としかつ、その
端子を電圧入力端子としたことを特徴とする半導体集積
回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63154123A JPH024002A (ja) | 1988-06-21 | 1988-06-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63154123A JPH024002A (ja) | 1988-06-21 | 1988-06-21 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH024002A true JPH024002A (ja) | 1990-01-09 |
Family
ID=15577421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63154123A Pending JPH024002A (ja) | 1988-06-21 | 1988-06-21 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH024002A (ja) |
-
1988
- 1988-06-21 JP JP63154123A patent/JPH024002A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3594631B2 (ja) | 電源に対して補償されたmos発振回路 | |
KR890005227B1 (ko) | 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 | |
JP2005533443A (ja) | 周波数安定化リングオシレータ | |
JPH11150419A (ja) | 発振回路 | |
JPH0159772B2 (ja) | ||
US5545941A (en) | Crystal oscillator circuit | |
US4283690A (en) | Low power CMOS oscillator | |
JPH0258806B2 (ja) | ||
JP3963421B2 (ja) | 制御発振システムとその方法 | |
JPH0254698B2 (ja) | ||
JPH024002A (ja) | 半導体集積回路装置 | |
US4321484A (en) | Field effect transistor multivibrator | |
JP2000091890A (ja) | 発振回路 | |
JPS607854B2 (ja) | 単安定マルチバイブレ−タ回路 | |
JPH09107273A (ja) | パルス発振器 | |
JPH09121142A (ja) | 発振回路 | |
KR910001048B1 (ko) | 전압 제어 발진기 | |
KR960001076B1 (ko) | 발진 유도 회로 | |
JP2000114946A (ja) | オートリセット回路 | |
JPH0159773B2 (ja) | ||
JPH11146634A (ja) | チャージポンプ回路 | |
CN114244277A (zh) | 一种精确控制占空比的集成振荡器 | |
JPS5936036Y2 (ja) | Cmos発振回路 | |
JP2919187B2 (ja) | 基板電位供給回路 | |
JPS63119315A (ja) | 電圧制御発振器 |