JPH0239794B2 - - Google Patents

Info

Publication number
JPH0239794B2
JPH0239794B2 JP55175183A JP17518380A JPH0239794B2 JP H0239794 B2 JPH0239794 B2 JP H0239794B2 JP 55175183 A JP55175183 A JP 55175183A JP 17518380 A JP17518380 A JP 17518380A JP H0239794 B2 JPH0239794 B2 JP H0239794B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
segments
segment
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55175183A
Other languages
Japanese (ja)
Other versions
JPS5799693A (en
Inventor
Yoichi Wakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17518380A priority Critical patent/JPS5799693A/en
Publication of JPS5799693A publication Critical patent/JPS5799693A/en
Publication of JPH0239794B2 publication Critical patent/JPH0239794B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明はデユーテイ比1/n(nは2以上の整
数)のn桁ダイナミツク駆動され、マトリクス
(格子)状に配置されたセグメント群で構成され
る液晶表示部を有する液晶表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention has a liquid crystal display section that is dynamically driven by n-digits with a duty ratio of 1/n (n is an integer of 2 or more) and is composed of a group of segments arranged in a matrix (lattice). The present invention relates to a liquid crystal display device.

本発明の目的はマトリクス構成された液晶表示
パネルにおいて、製造工程等におけるミスにより
セグメント間にリーク欠陥が生じた場合に、その
欠陥パネルが容易に摘出できる液晶表示装置を提
供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device in which a leak defect occurs between segments due to an error in the manufacturing process in a matrix-structured liquid crystal display panel, in which the defective panel can be easily removed.

液晶表示装置は低消費電力、低駆動電圧、小型
化という特徴の由に、近年時計、電卓等の機器に
用いられてきている。さらに、これらの機器の多
機能化に伴ない、多様な情報の表示可能な液晶表
示パネルが必要となつている。そこで、液晶表示
装置の駆動方式としてはマルチプレツクス駆動が
主流となつてきた。さらに多機能化の方向として
はドツト・マトリクス表示パネルが用いられるよ
うになつてきた。これは複数本の互いに平行な走
査電極と複数本の互いに平行な信号電極の交点で
形成される画素により表示を行なう表示装置であ
る。このマトリクス構成液晶表示装置を用いれば
画素(セグメント)の組み合わせで絵、数字、文
字等を表示でき、従来の7セグメント構成等の液
晶表示装置に比較して非常に多様な情報を表示パ
ネルで提供できる。
Liquid crystal display devices have recently been used in devices such as watches and calculators due to their characteristics of low power consumption, low driving voltage, and miniaturization. Furthermore, as these devices become more multifunctional, liquid crystal display panels capable of displaying a variety of information are required. Therefore, multiplex driving has become the mainstream driving method for liquid crystal display devices. Furthermore, dot matrix display panels have come into use in the direction of multifunctionality. This is a display device that performs display using pixels formed by intersections of a plurality of mutually parallel scanning electrodes and a plurality of mutually parallel signal electrodes. Using this matrix-structured liquid crystal display device, pictures, numbers, characters, etc. can be displayed by combining pixels (segments), and the display panel can provide a much wider variety of information than conventional liquid crystal display devices with a 7-segment structure. can.

このようなマトリクス・パネルを生産してゆく
うえで起こりやすい欠陥は近接しているセグメン
ト間のリーク、あるいはセグメント電極の切断等
である。従来の7セグメント構成の液晶表示装置
では、例えばデジタル電子腕時計の場合には、全
セグメントを点灯させることでセグメント電極の
切断を発見する等の方法をとつている。セグメン
ト間のリークについてはセグメント数が少数であ
るし(マトリクス構成した場合に比較して)、セ
グメント間の間隙もある程度の幅を有しているた
め、リーク欠陥は起こりにくいし、発見も容易で
あつた。
Defects that are likely to occur during the production of such matrix panels include leakage between adjacent segments or disconnection of segment electrodes. In a conventional liquid crystal display device having a seven-segment configuration, for example, in the case of a digital electronic wristwatch, a method is used in which disconnection of segment electrodes is detected by lighting up all segments. As for leaks between segments, since the number of segments is small (compared to the matrix configuration) and the gaps between segments have a certain width, leak defects are difficult to occur and easy to detect. It was hot.

ところがマトリクス.パネルにおいて、前述の
ような全セグメント点灯試験を行なつても、セグ
メントが近接していることから生ずるリーク欠陥
によるセグメントの誤点灯は発見できない。
However, the matrix. Even if the above-mentioned all-segment lighting test is performed on the panel, erroneous lighting of segments due to leakage defects caused by the proximity of the segments cannot be detected.

本発明では液晶セグメントのリーク欠陥を簡単
に発見できるよう、液晶表示回路のテスト・パタ
ーン発生モードで、相互に近接しているセグメン
ト同士が一方が点灯、近接している他方が非点灯
となるように液晶駆動信号を発生させてやり、液
晶パネルを見るだけでリーク欠陥の有無を知らし
める方法を提供する。
In the present invention, in order to easily discover leakage defects in liquid crystal segments, in the test pattern generation mode of the liquid crystal display circuit, one segment of adjacent segments is turned on, and the other adjacent segment is turned off. To provide a method of generating a liquid crystal driving signal to inform the user of the presence or absence of a leak defect just by looking at a liquid crystal panel.

以下、本発明の一実施例について説明する。 An embodiment of the present invention will be described below.

第1図の本発明による液晶駆動装置の回路構成
例である。101は液晶マトリクス表示部であ
る。パネル上部電極としては列方向にコモン電極
群101Cを配し、下部電極としては行方向にセ
グメント電極群101Sを配する。コモン電極、
セグメント電極の交点としてドツト・セグメント
1A〜1Eが与えられる。セグメント間のリーク
とは1Aについては1C,1Eの列方向、1B,
1Dの行方向の計4セグメントとのリークについ
てである。
2 is an example of the circuit configuration of the liquid crystal driving device according to the present invention shown in FIG. 1. FIG. 101 is a liquid crystal matrix display section. A common electrode group 101C is arranged in the column direction as the panel upper electrode, and a segment electrode group 101S is arranged in the row direction as the lower electrode. common electrode,
Dot segments 1A-1E are provided as the intersections of the segment electrodes. Leak between segments is 1A in the column direction of 1C, 1E, 1B,
This is about a leak with a total of 4 segments in the row direction of 1D.

なお、本実施例におけるマトリクス.パネルの
駆動桁数は7桁であつて、1/7デユーテイ比駆動
である。
Note that the matrix in this example. The number of driving digits of the panel is 7, and it is driven at a 1/7 duty ratio.

108は1/3分周用カウンタであつて、1024Hz
信号を分周して341.3Hz信号を生みだす。107
は1/7分周用カウンタで、カウンタの論理は2進
数で計数してゆく。107のカウンタを構成する
3bitのQ出力(Q1〜Q3)はデコーダ106に入
力され、107で計数された341.3÷7=48.8Hz
を7状態にデコードされる。
108 is a 1/3 frequency division counter, 1024Hz
Divide the signal to generate a 341.3Hz signal. 107
is a 1/7 frequency division counter, and the counter logic counts in binary numbers. Configure 107 counters
The 3-bit Q output (Q 1 to Q 3 ) is input to the decoder 106 and counted by the decoder 107, 341.3÷7=48.8Hz.
is decoded into 7 states.

106で出力された7bit信号に対応して、10
2のCD1〜CD7のコモン信号駆動回路は駆動さ
れる。CD1にその詳細を示す。CD1には107
の(Q1,Q2,Q3)=(0,0,0)時に「1」と
なる信号が入力され、113から力される48.8/
2=24.4Hz信号の状態により、反転、非反転して
アナログ・スイツチ103,104のON,OFF
を制御する。103,104のアナログ・スイツ
チによりVCH,VCLのいずれかのレベルが選択さ
れる。VCHVCLは102のレベル形成回路で形成
される。102ではVDD,VSS1,VSS2,VSS3の4
値の電源レベルを24.4Hz信号をクロツクとして適
宜選択しながらVCH,VCL(コモン信号用)、VSH
VSL(セグメント信号用)を形成する。第2図に
コモン信号のタイミング・チヤートを示す。
Corresponding to the 7bit signal output by 106, 10
The common signal drive circuits CD1 to CD7 of No. 2 are driven. Details are shown in CD1. CD1 has 107
When (Q 1 , Q 2 , Q 3 ) = (0, 0, 0), a signal that becomes “1” is input, and the 48.8/
2 = Depending on the state of the 24.4Hz signal, the analog switches 103 and 104 are turned on and off with inversion and non-inversion.
control. Analog switches 103 and 104 select the level of either V CH or V CL . V CH V CL is formed by 102 level forming circuits. In 102, 4 of V DD , V SS1 , V SS2 , V SS3
V CH , V CL (for common signal), V SH , and V CH , V CL (for common signal), V SH ,
Forms V SL (for segment signals). Figure 2 shows a timing chart of common signals.

コモン信号駆動回路102と同様な原理でセグ
メント信号駆動回路109は動作する。SD1〜
SD5内のアナログ・スイツチのコントロールは
114〜117の描画パターン発生回路からの
5bitの出力が受け持つ。本実施例では描画パター
ン発生回路はROMで構成されている。描画パタ
ーンの番地の指定信号線によりなされる。118
の信号は、例えば電子時計回路、電卓回路等から
発生される。114,116はそれぞれ通常表示
用の描画パターンを格納しておくためのROM及
びそのアドレス.デコーダであり、115,11
7はそれぞれテスト・パターン格納用のROM及
びそのアドレス・デコーダである。
The segment signal drive circuit 109 operates on the same principle as the common signal drive circuit 102. SD1~
The analog switch in SD5 is controlled by the drawing pattern generation circuits 114 to 117.
In charge of 5-bit output. In this embodiment, the drawing pattern generation circuit is composed of a ROM. This is done by a signal line specifying the address of the drawing pattern. 118
The signal is generated from, for example, an electronic clock circuit, a calculator circuit, etc. 114 and 116 are ROMs and their addresses for storing drawing patterns for normal display, respectively. It is a decoder, 115, 11
7 are a ROM for storing test patterns and its address decoder, respectively.

118によりある描画パターンが指定される
と、341.3Hzに同期して5bit並列に7回、パター
ンがROMから読みだされる。
When a certain drawing pattern is designated by 118, the pattern is read out from the ROM seven times in 5-bit parallel fashion in synchronization with 341.3Hz.

通常表示状態では、例えばアルフアベツトの
「A」は第3図のように表示される。この時のセ
グメント駆動回路109からの出力は、SD1に
ついてみると第2図に示すようになる。この時7
本のコモン信号に対して、SD1セグメント信号
電上の各セグメントはCD1〜CD7に対応して、
(OFF,OFF,ON,ON,ON,ON,ON)とな
る。
In the normal display state, for example, the alphabet "A" is displayed as shown in FIG. The output from the segment drive circuit 109 at this time is as shown in FIG. 2 for SD1. At this time 7
For this common signal, each segment on the SD1 segment signal line corresponds to CD1 to CD7,
(OFF, OFF, ON, ON, ON, ON, ON).

118によりテスト・パターンが指定される
と、115のROMからテスト・パターンが発生
する。
When a test pattern is designated by 118, the test pattern is generated from ROM 115.

第4図はその第1の例である。近接している列
同士が点灯、非点灯とならないように配してある
ので、行方向のセグメント間のリークを検査する
ことができる。第1図101について言えば、1
Aと1B、1Dのリークを検査できる。なお、第
4図aとbは互いにそれぞれの反転パターンとな
つており、テスト・パターン状態でaとbを交互
に表示すればより細密にリーク検査できる。
FIG. 4 is the first example. Since adjacent columns are arranged so that they are not lit or unlit, leakage between segments in the row direction can be inspected. Regarding FIG. 1 101, 1
You can check for leaks in A, 1B, and 1D. Note that a and b in FIG. 4 are inverted patterns of each other, and if a and b are displayed alternately in the test pattern state, a more detailed leakage test can be performed.

第5図はテスト・パターンの第2の例である。
このパターンではマトリクス.パネルの列方向の
セグメント間のリークを検査することができる。
第1図101について言えば、1Aと1C、1E
とのリークを検査できる。
FIG. 5 is a second example of a test pattern.
In this pattern, it is a matrix. It is possible to check for leaks between the column-wise segments of the panel.
Regarding Fig. 1 101, 1A, 1C, 1E
You can check for leaks.

第5図aとbは第4図の例と同じく、互いにそ
れぞれの反転パターンとなつている。
Similar to the example of FIG. 4, FIGS. 5a and 5b are inverted patterns of each other.

第6図はテスト.パターンの第3の例である。
パターンはチエツク模様であり、マトリクス.パ
ネルの行と列の両方向のセグメント間のリークを
検査することができる。第1図101について言
えば、1Aと1B,1C,1D,1Eとのリーク
を検査できる。
Figure 6 is a test. This is a third example of a pattern.
The pattern is a check pattern and a matrix. You can check for leaks between segments in both the rows and columns of the panel. Regarding FIG. 1 101, it is possible to check for leaks from 1A, 1B, 1C, 1D, and 1E.

第6図aとbも互いにそれぞれの反転パターン
となつている。
FIGS. 6a and 6b also have patterns that are inverted from each other.

このように、行あるいは列の近接するセグメン
トは点灯、非点灯が連続しないようにした描画パ
ターン、あるいはそれらの描画パターン同士の重
ね合わせで得られる描画パターン(第6図はその
一例と言える)を点灯させることで容易にパネル
のリーク欠陥が摘出できる。
In this way, adjacent segments in rows or columns can be drawn in a drawing pattern in which lighting and non-lighting do not occur consecutively, or in a drawing pattern obtained by overlapping these drawing patterns (Fig. 6 can be said to be an example). By turning on the light, you can easily identify leak defects in the panel.

そのような描画パターンの表示方法は、例えば
電子時計の場合には、全外部スイツチのON、あ
るいはスイツチ入力の特定の組み合わせ等が考え
られ、完成体での検査も容易であり、検査コスト
の低減化が図られる。電卓あるいは他の液晶マト
リクスを用いた機器についても同様である。
For example, in the case of an electronic watch, such a drawing pattern can be displayed by turning on all external switches or by a specific combination of switch inputs, making it easy to inspect the finished product and reducing inspection costs. will be promoted. The same applies to calculators or other devices using liquid crystal matrices.

なお、本実施例では液晶マトリクスの駆動方式
を1/7デユーテイとしているが、これが他のマ
ルチ・プレツクス駆動方式となつても本発明が適
用できることは言うまでもない。
In this embodiment, the liquid crystal matrix driving method is set to 1/7 duty, but it goes without saying that the present invention is also applicable to other multiplex driving methods.

【図面の簡単な説明】[Brief explanation of drawings]

第1図…本発明による液晶表示装置回路例、第
2図…第1図回路におけるコモン信号とセグメン
ト信号のタイミング,チヤート、第3図…通常の
描画パターン例、第4図a,b…テスト・パター
ン例(1)、第5図a,b…テスト・パターン例(2)、
第6図a,b…テスト・パターン例(3)。
Fig. 1...Example of liquid crystal display device circuit according to the present invention, Fig. 2...Timing of common signal and segment signal in the circuit of Fig. 1, chart, Fig. 3...Example of normal drawing pattern, Fig. 4 a, b...Test・Pattern example (1), Figure 5 a, b...Test pattern example (2),
Figure 6 a, b...Test pattern example (3).

Claims (1)

【特許請求の範囲】[Claims] 1 少なくともn桁(nは2以上の整数)でダイ
ナミツク駆動されるマトリクス構成の液晶表示
部、該液晶表示部を駆動する液晶表示部駆動回路
および前記液晶表示部において表示する絵、アニ
メーシヨン、数字、文字等の描画パターンおよび
前記液晶表示部の各セグメントの良・不良をチエ
ツクするためのテストパターンを発生する描画パ
ターン発生回路を備え、前記テストパターンは前
記各セグメントの点灯セグメントおよび非点灯セ
グメントが縦、横もしくは斜め方向に交互に連続
してなるパターンからなることを特徴とする液晶
表示装置。
1. A liquid crystal display section with a matrix structure that is dynamically driven with at least n digits (n is an integer of 2 or more), a liquid crystal display drive circuit that drives the liquid crystal display section, and pictures, animations, and numbers displayed on the liquid crystal display section. , a drawing pattern generation circuit that generates a drawing pattern for characters, etc., and a test pattern for checking whether each segment of the liquid crystal display section is good or bad; A liquid crystal display device characterized by consisting of patterns that are alternately continuous in the vertical, horizontal, or diagonal directions.
JP17518380A 1980-12-11 1980-12-11 Liquid crystal display Granted JPS5799693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17518380A JPS5799693A (en) 1980-12-11 1980-12-11 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17518380A JPS5799693A (en) 1980-12-11 1980-12-11 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPS5799693A JPS5799693A (en) 1982-06-21
JPH0239794B2 true JPH0239794B2 (en) 1990-09-07

Family

ID=15991721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17518380A Granted JPS5799693A (en) 1980-12-11 1980-12-11 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPS5799693A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131294A (en) * 1985-12-03 1987-06-13 日本電気株式会社 Display inspector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5468122A (en) * 1977-11-11 1979-06-01 Hitachi Ltd Display unit
JPS5550296A (en) * 1978-10-06 1980-04-11 Suwa Seikosha Kk Liquid crystal matrix display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5468122A (en) * 1977-11-11 1979-06-01 Hitachi Ltd Display unit
JPS5550296A (en) * 1978-10-06 1980-04-11 Suwa Seikosha Kk Liquid crystal matrix display unit

Also Published As

Publication number Publication date
JPS5799693A (en) 1982-06-21

Similar Documents

Publication Publication Date Title
US6335719B1 (en) Method and apparatus for driving liquid crystal panel in dot inversion
JP4777304B2 (en) Liquid crystal display
US8537176B2 (en) Method and apparatus for generating dithered image data for stereoscopic image display
US20060139281A1 (en) Liquid crystal display device
TWI479471B (en) Display device, method of driving display device, and electronic appliance having display device
JPH032722A (en) Driving method for display device
US4518959A (en) Electronic analog display device
US7420534B2 (en) Display apparatus
JP2019191522A (en) Display device and image determination device
CN101872594A (en) The method of liquid crystal display and driving liquid crystal display
US7956840B2 (en) Electro-optical device, driving method, and electronic apparatus
US5541619A (en) Display apparatus and method of driving display panel
KR101905779B1 (en) Display device
US4206459A (en) Numeral display device
JPH0239794B2 (en)
EP0273995A1 (en) Planar display device
JP2019012262A (en) Display
JPH021812A (en) Gradation control method, gradation controller, and multigradational display system
JP2001188504A (en) Planar display device and its driving method
JPH1195725A (en) Liquid crystal display device drive method and its circuit
KR100486998B1 (en) Method For Driving Liquid Crystal Panel And Liquid Crystal Display
JP2012042710A (en) Liquid crystal drive device, liquid crystal display device, electronic device, and liquid crystal drive method
JPS6157638B2 (en)
KR20090020405A (en) Liquid crystal display device
JP2002229524A (en) Driving circuit of simple matrix type liquid crystal display panel and liquid crystal display device