JPH0231912Y2 - - Google Patents

Info

Publication number
JPH0231912Y2
JPH0231912Y2 JP17365784U JP17365784U JPH0231912Y2 JP H0231912 Y2 JPH0231912 Y2 JP H0231912Y2 JP 17365784 U JP17365784 U JP 17365784U JP 17365784 U JP17365784 U JP 17365784U JP H0231912 Y2 JPH0231912 Y2 JP H0231912Y2
Authority
JP
Japan
Prior art keywords
pulse transformer
transistor
diode
power supply
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17365784U
Other languages
Japanese (ja)
Other versions
JPS6188493U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17365784U priority Critical patent/JPH0231912Y2/ja
Publication of JPS6188493U publication Critical patent/JPS6188493U/ja
Application granted granted Critical
Publication of JPH0231912Y2 publication Critical patent/JPH0231912Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案はスイツチング電源装置の電界効果トラ
ンジスタ(以下FETと称する)を駆動する回路
の改良に関するものである。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to an improvement of a circuit for driving a field effect transistor (hereinafter referred to as FET) of a switching power supply device.

従来の技術 スイツチング電源装置の小形、軽量化のため
に、スイツチング周波数の高周波化が進められて
いるが、高周波化するとスイツチング素子の立上
り時間、立下り時間、蓄積時間による損失が増加
し、電源の変換効率が悪化する。これを改善する
には、立上り時間、立下り時間、蓄積時間を短く
する必要があり、スイツチング素子として本質的
に蓄積時間が存在せず、立上り時間、立下り時間
の非常に短いFETが用いられることが多くなつ
て来ている。
Conventional technology In order to make switching power supplies smaller and lighter, the switching frequency is being increased to a higher frequency. However, increasing the frequency increases losses due to the rise time, fall time, and storage time of switching elements, and the Conversion efficiency deteriorates. To improve this, it is necessary to shorten the rise time, fall time, and accumulation time, and as a switching element, FETs with essentially no accumulation time and very short rise and fall times are used. Things are happening more and more.

しかしながらこの場合でもFETのゲート、ソ
ース間に容量成分が存在するため、これを急速に
充・放電しなければ立上り、立下り時間を短縮す
ることが出来ず、高周波化は困難となる。
However, even in this case, since there is a capacitance component between the gate and source of the FET, the rise and fall times cannot be shortened unless this is rapidly charged and discharged, making it difficult to achieve high frequencies.

第2図は従来のこの種装置におけるFETの駆
動回路の一例である。図において1は出力トラン
ス、2はFET、3はFET2と制御回路とを絶縁
するパルストランス、4は振動吸収用抵抗、5は
パルストランス3を駆動するトランジスタ、6は
パルストランス3のリセツト用ダイオード、7は
整流平滑回路、12は直流電源である。
FIG. 2 is an example of an FET drive circuit in a conventional device of this type. In the figure, 1 is an output transformer, 2 is a FET, 3 is a pulse transformer that insulates the FET 2 and the control circuit, 4 is a vibration absorption resistor, 5 is a transistor that drives the pulse transformer 3, and 6 is a diode for resetting the pulse transformer 3. , 7 is a rectifier and smoothing circuit, and 12 is a DC power supply.

第2図においてトランジスタ5がオンになると
パルストランス3の二次側に電圧が発生し、
FET2がオンとなるが、FETのゲート、ソース
間には周知の通り容量成分が存在するため、これ
に電荷が蓄積される。次にトランジスタ5がオフ
になつた場合、パストランス3はダイオード6に
よつてリセツトされ、二次側には今までとは逆方
向の電圧が発生し、FET2のゲート、ソース間
に蓄えられた電荷はパルストランス3の二次巻線
と抵抗4を通して放電し、FET2はオフとなる。
ここでFET2がオンからオフとなる立下り時間
を短縮するには、この電荷を急速に放電する必要
があり、第2図における抵抗4とパルストランス
3の二次巻線のインピーダンスを極力小さくしな
ければならない。しかしながら抵抗4はFET2
を完全にオンするのに10V程度の電圧をゲート、
ソース間に供給しなければならない関係上、極端
に小さな値にすることは不可能であり、またパル
ストランス3の二次巻線には本質的にインダクタ
ンス分が存在するので、この放電経路のインピー
ダンスを小さくするには限度がある。従つてこの
ような従来の回路によると、立下り時間を短縮す
ることが出来ず、高周波化により電源の変換効率
の悪化を招くことになる。
In FIG. 2, when the transistor 5 is turned on, a voltage is generated on the secondary side of the pulse transformer 3,
FET2 is turned on, but as is well known, there is a capacitance component between the gate and source of the FET, so charges are accumulated there. Next, when transistor 5 turns off, pass transformer 3 is reset by diode 6, and a voltage in the opposite direction is generated on the secondary side, which is stored between the gate and source of FET 2. The charge is discharged through the secondary winding of the pulse transformer 3 and the resistor 4, and the FET 2 is turned off.
In order to shorten the fall time when FET 2 turns from on to off, it is necessary to rapidly discharge this charge, so the impedance of the resistor 4 and the secondary winding of the pulse transformer 3 in Fig. 2 should be made as small as possible. There must be. However, resistor 4 is FET2
A voltage of about 10V is applied to the gate to completely turn on the
Due to the relationship between the sources and the supply, it is impossible to reduce the value to an extremely small value, and since the secondary winding of the pulse transformer 3 essentially has an inductance component, the impedance of this discharge path There is a limit to how small it can be. Therefore, with such a conventional circuit, it is not possible to shorten the fall time, and the conversion efficiency of the power supply deteriorates due to the increase in frequency.

問題点を解決するための手段 本考案は、このような従来技術の欠点を解消
し、高周波化によつても電源の変換効率の悪化し
ないFETの駆動回路を提供るものであり、その
要旨はパルストランスのリセツト電圧によつて動
作するスイツチ素子をFETのゲート、ソース間
に挿入し、FETのオフ時にゲート、ソース間を
このスイツチ素子によつて短絡されるように構成
したことにある。
Means for Solving the Problems The present invention eliminates the drawbacks of the conventional technology and provides an FET drive circuit that does not deteriorate the power conversion efficiency even when the frequency is increased. A switch element operated by the reset voltage of the pulse transformer is inserted between the gate and source of the FET, and the switch element short-circuits the gate and source when the FET is off.

実施例 以下、図面に基づいて本考案の実施例を詳細に
説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第1図は本考案の駆動回路を備えるスイツチン
グ電源装置の一実施例である。従来の回路と対応
する部品については同一符号とし、説明を省略す
る。第1図においてパルストランス3の二次巻線
の一端とFET2のゲート間にダイオード8が、
パルストランス3側がアノードとなるよう接続さ
れている。またパルストランス3の二次巻線の他
の一端とFET2のソース間にダイオード11が
接続されている。ダイオード11の極性はパルス
トランス3側がカソードである。さらにトランジ
スタ10が、ダイオード11のカソードがベー
ス、ダイオード11のアノードがエミツタ、ダイ
オード8のカソードがコレクタとなるように接続
されている。また抵抗9がトランジスタ10のエ
ミツタとダイオード8のアノード間に接続されて
いる。
FIG. 1 shows an embodiment of a switching power supply device equipped with a drive circuit according to the present invention. Components corresponding to those in the conventional circuit are given the same reference numerals, and explanations thereof will be omitted. In Fig. 1, a diode 8 is connected between one end of the secondary winding of the pulse transformer 3 and the gate of the FET 2.
The pulse transformer 3 side is connected to serve as an anode. Further, a diode 11 is connected between the other end of the secondary winding of the pulse transformer 3 and the source of the FET 2. The polarity of the diode 11 is such that the pulse transformer 3 side is the cathode. Furthermore, the transistor 10 is connected such that the cathode of the diode 11 serves as the base, the anode of the diode 11 serves as the emitter, and the cathode of the diode 8 serves as the collector. Further, a resistor 9 is connected between the emitter of the transistor 10 and the anode of the diode 8.

この回路において、トランジスタ5がオンにな
るとパルストランス3の二次側にFET2をオン
するに充分な電圧が発生し、この電圧はダイオー
ド8,11を通じてFET2に印加され、FET2
はオンとなる。この状態ではトランジスタ10は
ダイオード11によつてベース、エミツタ間が逆
バイアスされているためオフとなつている。
In this circuit, when transistor 5 turns on, a voltage sufficient to turn on FET2 is generated on the secondary side of pulse transformer 3, and this voltage is applied to FET2 through diodes 8 and 11.
is turned on. In this state, the transistor 10 is turned off because its base and emitter are reverse biased by the diode 11.

次にトランジスタ5がオフとなると、パルスト
ランス3はダイオード6によつてリセツトされる
ために二次側には今までとは逆方向、すなわちト
ランジスタ10のベースがプラス、ダイオード8
のアノードがマイナスとなるような電圧が発生す
る。するとトランジスタ10のベース→エミツタ
→抵抗9の経路で電流が流れ、トランジスタ10
はオンとなる。これによつてトランジスタ10の
コレクタ、エミツタ間のインピーダンスは極端に
小さくなり、FET2のゲート、ソース間に蓄え
られた電荷はこれを通じて瞬時に放出され、
FET2は急速にオフとなる。
Next, when the transistor 5 is turned off, the pulse transformer 3 is reset by the diode 6, so the secondary side is in the opposite direction, that is, the base of the transistor 10 is positive, and the diode 8
A voltage is generated that makes the anode negative. Then, current flows through the path of the base of the transistor 10 → the emitter → the resistor 9, and the transistor 10
is turned on. As a result, the impedance between the collector and emitter of the transistor 10 becomes extremely small, and the charge stored between the gate and source of the FET 2 is instantly released through this.
FET2 turns off quickly.

実験によれば、出力120W変換周波数100KHzの
スイツチング電源において、効率が従来例より約
5%向上し、スイツチング時の損失が大幅に低減
された。
According to experiments, in a switching power supply with an output of 120W and a conversion frequency of 100KHz, the efficiency was improved by about 5% compared to the conventional example, and the loss during switching was significantly reduced.

以上述べたように、本考案は非常に簡単な回路
構成であるにもかかわらず、FETの立下り時間
を大幅に短縮することが可能であり、高周波化に
よる電源の変換効率の悪化を防ぐことが出来ると
いう、実用上優れた効果が得られる。
As mentioned above, although the present invention has a very simple circuit configuration, it is possible to significantly shorten the fall time of the FET, and prevent the deterioration of the conversion efficiency of the power supply due to higher frequencies. An excellent practical effect can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案スイツチング電源用駆動回路の
一実施例を示す回路図、第2図は従来のこの種装
置の一例を示す回路図である。 1……出力トランス、2……電界効果トランジ
スタ、3……パルストランス、4,9……抵抗、
5,10……トランジスタ、6,8,11……ダ
イオード、7……平滑回路、12……直流電源。
FIG. 1 is a circuit diagram showing an embodiment of the switching power supply drive circuit of the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional device of this type. 1... Output transformer, 2... Field effect transistor, 3... Pulse transformer, 4, 9... Resistor,
5, 10...transistor, 6, 8, 11...diode, 7...smoothing circuit, 12...DC power supply.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 直流電源と負荷との間にスイツチング動作を行
なう電界効果トランジスタを接続し、制御パルス
発生回路によつて発生した制御パルスをパルスト
ランスを通して該電界効果トランジスタに与える
ようにしたスイツチング電源において、パルスト
ランス、該パルストランスの二次側の一端と電界
効果トランジスタとの間にパルストランスの二次
側がアノードとなるよう接続した第1のダイオー
ド、パルストランスの二次側の他端にベースを接
続し、コレクタを第1のダイオードのカソードに
接続したトランジスタ、該トランジスタのベース
にカソードを、エミツタをアノードを接続した第
2のダイオード、第1のダイオードのアノードと
トランジスタのエミツタ間に接続した抵抗とから
なるスイツチング電源用駆動回路。
A switching power supply in which a field effect transistor that performs a switching operation is connected between a DC power supply and a load, and control pulses generated by a control pulse generation circuit are applied to the field effect transistor through the pulse transformer, the pulse transformer; a first diode connected between one end of the secondary side of the pulse transformer and the field effect transistor so that the secondary side of the pulse transformer serves as an anode; a base connected to the other end of the secondary side of the pulse transformer; a transistor whose cathode is connected to the cathode of the first diode, a second diode whose cathode is connected to the base of the transistor and whose anode is connected to its emitter, and a resistor which is connected between the anode of the first diode and the emitter of the transistor. Power supply drive circuit.
JP17365784U 1984-11-14 1984-11-14 Expired JPH0231912Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17365784U JPH0231912Y2 (en) 1984-11-14 1984-11-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17365784U JPH0231912Y2 (en) 1984-11-14 1984-11-14

Publications (2)

Publication Number Publication Date
JPS6188493U JPS6188493U (en) 1986-06-09
JPH0231912Y2 true JPH0231912Y2 (en) 1990-08-29

Family

ID=30731305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17365784U Expired JPH0231912Y2 (en) 1984-11-14 1984-11-14

Country Status (1)

Country Link
JP (1) JPH0231912Y2 (en)

Also Published As

Publication number Publication date
JPS6188493U (en) 1986-06-09

Similar Documents

Publication Publication Date Title
US6373727B1 (en) Synchronous rectification in a flyback converter
US5872705A (en) Low loss synchronous rectifier for application to clamped-mode power converters
US5625541A (en) Low loss synchronous rectifier for application to clamped-mode power converters
JP2000156978A (en) Soft switching circuit
US6181578B1 (en) Synchronous rectifier drive mechanism for resonant reset forward converters
JPH0231912Y2 (en)
US6657872B2 (en) Voltage converter
JP3124921B2 (en) DC-DC converter
JPH0221693B2 (en)
JPH10225114A (en) Synchronous rectifier circuit
JP4409076B2 (en) Multi-output synchronous rectification switching power supply
JPS6059973A (en) Switching regulator
JP2002044937A (en) Synchronous rectifying circuit
JP2918006B2 (en) Boost type active filter circuit
JPH0412665A (en) Switching power supply
JP2998767B2 (en) Resonant drive circuit
JPH10136646A (en) Synchronous rectifier
JPH0226813B2 (en)
JP2666133B2 (en) Power converter
JPH09140122A (en) Igbt driving reverse bias circuit
JP3169873B2 (en) Power supply
JPH05344718A (en) Drive circuit of power converter
JP2858412B2 (en) Transformer connection type DC-DC converter
JPH0413950B2 (en)
JPS5944971A (en) Dc/dc converter