JPH02305458A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH02305458A
JPH02305458A JP1127311A JP12731189A JPH02305458A JP H02305458 A JPH02305458 A JP H02305458A JP 1127311 A JP1127311 A JP 1127311A JP 12731189 A JP12731189 A JP 12731189A JP H02305458 A JPH02305458 A JP H02305458A
Authority
JP
Japan
Prior art keywords
chip
microcomputer
integrated circuit
substrate
eprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1127311A
Other languages
Japanese (ja)
Other versions
JPH0680786B2 (en
Inventor
Koji Nagahama
長浜 浩二
Akira Kazami
風見 明
Hisashi Shimizu
清水 永
Osamu Nakamoto
中本 修
Katsumi Okawa
克実 大川
Yasuhiro Koike
保広 小池
Masao Kaneko
正雄 金子
Seiwa Ueno
上野 聖和
Yasuo Saito
斎藤 保雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1127311A priority Critical patent/JPH0680786B2/en
Priority to US07/510,468 priority patent/US5159433A/en
Priority to DE69031142T priority patent/DE69031142T2/en
Priority to EP90107445A priority patent/EP0393671B1/en
Publication of JPH02305458A publication Critical patent/JPH02305458A/en
Publication of JPH0680786B2 publication Critical patent/JPH0680786B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To effectively connect an EPROM chip with a microcomputer and to make a data wire unnecessary to be led around by a method wherein a protrudent board is provided to the optional peripheral side of a board, and the EPROM chip is connected to a conductive path formed on the protrudent board. CONSTITUTION:As an EPROM chip 4 is connected to a board 2 extended from the periphery of a case material 8, the mounting position of the EPROM chip 6 can be optionally set to the periphery of the case material 5. By this setup, the EPROM chip 4 and a microcomputer 5 are effectively connected together and the lead wire of a signal wire or a conductive path 3 can be dispensed with, a data wire through which data are transmitted between the EPROM chip 4 and the microcomputer 5 can be made the shortest in length, a mounting density loss caused by leading the data wire around can be restricted to the irreducible minimum, so that a highly dense mounting can be realized. Moreover, as all the elements 6 excluding the EPROM chip 4 are formed chip-like and housed in a sealed space 14 formed of the case material 8 and the board 2, so that a hybrid integrated circuit device of this design can be made small in size.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板にチップ型の不揮発性メモリ、例
えばEFROM(紫外線消去形プログラマブル・リード
・オンリ・メモリー)を実装してなるEPROMチップ
内蔵型の混成集積回路装置に関する。
Detailed Description of the Invention (a) Industrial Application Field The present invention relates to an EPROM chip, which is formed by mounting a chip-type non-volatile memory, such as an EFROM (ultraviolet erasable programmable read-only memory) on an integrated circuit board. The present invention relates to a built-in hybrid integrated circuit device.

(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEP
ROM素子は、各種電子機器に好んで用いられている。
(b) Conventional technology An EP having an ultraviolet irradiation window that can erase and rewrite previously written memory information by irradiating it with ultraviolet rays.
ROM elements are favorably used in various electronic devices.

このEPROM素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路(IC)チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ICチップが合成am
によって被覆され、極めて小形軽量化が達成されている
Currently, most of these EPROM elements are mounted on printed wiring boards together with control or driving integrated circuits, and in order to rewrite the information once written, they are usually mounted on easily removable printed wiring boards. has been done. For various electronic devices that require smaller size and lighter weight, a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board using a technique called chip-on-board, and after the required wiring is done, this The IC chip including the wiring part is synthesized am
It has been coated with a material that is extremely compact and lightweight.

一方紫外線照射窓を必要とするEPROMチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。
On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be made smaller and lighter because the irradiation window is a bottleneck and they are still manufactured in a cerdip package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第9図に従っ
て説明すると、第9図は従来のEPROM素子の一部断
面を有する斜視図であって、主表面上に導電性配線パタ
ーン(41)が形成されたガラス・エポキシ樹脂などか
ら構成された絶縁性基板(42)のスルーホール(43
)にサーディツプ型パッケージに組込まれEPROM素
子(44)が搭載されている。このEPROM素子(4
4)はヘッダー(45)およびキャップ(46)を有し
、前記ヘッダー(45)はセラミック基材(47)に外
部導出リード(48)か低融点ガラス材で接着されてい
る。又このヘッダー(45)はガラスに金粉が多量に混
入したいわゆる金ペーストを焼結した素子搭載部(50
)が前記低融点ガラス材上或はセラミック基材(47)
上に接着されており、この素子搭載部〈50)にEPR
OMチップ(51)が紫外線照射面を上にして装着され
、このチップ(51)の電極と前記外部導出リード(4
8)とが金属細線(52)によって接続されている。前
記キャップ(46)は蓄部材であって、前記EPROM
チップ(51)の紫外線照射面と対向する部分に窓(5
3)を有するセラミック基材(54)を含み、このキャ
ップ(46)は低融点ガラスによってヘッダー(45)
に配置されたEPROMチップ(51)を密封している
。この様にE P ROM f yブ(51)を密封し
たEPROM素子(44)は、前記絶縁性基板(42)
のスルーホール(43)に外部導出リード(48)を挿
通させ半田によって固定される。このスルーホール(4
3)は導電性配線パターン(41)によって所要の配線
引回しが施詐れ、前記絶縁性基板の端部に設けられた雄
型コネクタ端子部<55)から図示しない雌型コネクタ
へと接続される。
The mounting structure of such a conventional EPROM element will be explained with reference to FIG. 9. FIG. 9 is a perspective view with a partial cross section of a conventional EPROM element, in which a conductive wiring pattern (41) is formed on the main surface. Through holes (43) in an insulating substrate (42) made of glass, epoxy resin, etc.
) is incorporated in a cerdip type package and is equipped with an EPROM element (44). This EPROM element (4
4) has a header (45) and a cap (46), and the header (45) is bonded to the ceramic base material (47) with an external lead (48) or a low melting point glass material. In addition, this header (45) has an element mounting part (50
) is on the low melting point glass material or ceramic substrate (47)
The EPR is glued on top of the device, and the EPR
The OM chip (51) is mounted with the ultraviolet irradiation surface facing up, and the electrode of this chip (51) and the external lead (4)
8) are connected by a thin metal wire (52). The cap (46) is a storage member, and the EPROM
A window (5) is provided in the part facing the ultraviolet irradiation surface of the chip (51).
3), the cap (46) is connected to the header (45) by a low melting point glass.
The EPROM chip (51) placed in the holder is hermetically sealed. The EPROM element (44) with the EPROM block (51) sealed in this way is attached to the insulating substrate (42).
The external lead (48) is inserted through the through hole (43) and fixed with solder. This through hole (4
3), the conductive wiring pattern (41) conducts the required wiring, and the male connector terminal section <55) provided at the end of the insulating substrate is connected to a female connector (not shown). Ru.

さて、かかる従来のEPROM素子の実装構造は、EP
ROMチップ(51)に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール(43)に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってEP
ROM素子を一部パッケージに組立てることである。E
PROM素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温(400〜SOO℃)
シールとなり、EPROMチップの電極(アルミニウム
)と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このEPROM
チップはサブストレートを接地電位にする必要上、EP
ROMチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
EPROMチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とEPR
OMチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。
Now, the mounting structure of such a conventional EPROM element is
Compared to the ROM chip (51), the package external shape is extremely large, and not only the surface area is occupied but also three-dimensional, that is, the height is several times the height of the chip, which is extremely disadvantageous for thinning. Furthermore, after the external lead is inserted into the through hole (43), it is necessary to fix it with solder or the like. Another major drawback that should be noted is that EP
This involves assembling some ROM elements into a package. E
Since the PROM element has a window for irradiating ultraviolet rays, its package is assembled into a ceramic-based cerdip type package, but since this package is sealed with low-melting glass, it can be heated at high temperatures (400 to SOO℃). )
If the thin metal wires that serve as a seal and connect the electrodes (aluminum) of the EPROM chip and the external leads are not made of the same material, alloying will occur, resulting in an increase in wiring resistance or disconnection. To avoid such a situation, thin aluminum wire is usually used, but this EPROM
Since the chip needs to have the substrate at ground potential, EP
The ground electrode of the ROM chip is connected by wire to the chip mounting portion formed of gold paste. Here, too, a secondary or multi-component alloy reaction progresses between the gold or metals such as foil in the gold paste and the aluminum, so a small piece of silicon whose head is coated with aluminum, called a ground die, is used. Separately from the EPROM chip, it is fixed to the chip mounting part made of the gold paste, and this ground die head and the EPR
Conventional mounting structures are unsatisfactory in terms of small size, light weight, and low cost, as they involve extremely complicated work of connecting the OM chip to the ground electrode.

斯る問題を解決するために第10図に示したEPROM
実装構造がある。
In order to solve this problem, the EPROM shown in FIG.
There is an implementation structure.

以下に第10図に示したEPROM実装構造について説
明する。
The EPROM mounting structure shown in FIG. 10 will be explained below.

主表面(60a)に導電性配線パターン(60b)が形
成されたガラス・エポキシ樹脂板などの絶縁性基板(6
0)は、EPROMチップクロ1)を載置するチップ搭
載エリヤ(60c)を有し、前記配線パターン(60b
)は、このエリヤ近傍から主表面(60a)上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。
An insulating substrate (6
0) has a chip mounting area (60c) on which the EPROM chip 1) is placed, and the wiring pattern (60b)
) is routed from near this area on the main surface (60a) and connected to a male connector terminal portion (not shown).

前記エリヤ(6Qc)には、EPROMチップ(61)
が搭載され、このチップ(61)の表面電極と前記配線
パターン(60b)とが金属網!(62)により接続さ
れている。勿論金属細線(62)の1本は前記チップ(
61)のサブストレートと接続する為に、このチップ(
61)が搭載された配線パターン(60b)とワイヤリ
ングされている。前記EPROMチップ(61)の紫外
線照射面(61a)上には紫外線透過性樹脂(63) 
(例えば東し社製、型名TX−978)を介して、紫外
線透過性窓材(64)が固着されている。この窓材(6
4)は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材(64)の頂部面(64a
)は、EPROMチップ(61)の紫外線照射面に光を
導入する面であるから、この頂部面(64a)を除いた
残余の窓材(64)部分と、金属細線(62)と、この
金属細線(62)と前記配線パターン(60b)との接
続部分とが合成樹Jl(65)(例えば日東電工社製、
型名MP−10)で被覆されている。もし、絶縁性基板
(60)と、EPROMチップ(61)と窓材(64)
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板(60)のチップ搭載エリヤ(60c)をザグ
リ穴としてこの基板(60)の厚さの半分程度握れば良
い、又この様なザグリ穴としておけば、合成樹脂(65
)の流れ止めダムが形成され湿気などの浸入に対して有
効に作用する。
The area (6Qc) has an EPROM chip (61)
is mounted, and the surface electrode of this chip (61) and the wiring pattern (60b) are metal mesh! (62). Of course, one of the thin metal wires (62) is connected to the chip (
In order to connect to the substrate of 61), this chip (
61) is wired with the wiring pattern (60b) mounted thereon. A UV-transparent resin (63) is placed on the UV-irradiated surface (61a) of the EPROM chip (61).
(For example, manufactured by Toshisha Co., Ltd., model name TX-978), an ultraviolet-transparent window material (64) is fixed thereto. This window material (6
4) is a known ultraviolet transparent material such as quartz or transparent alumina. Then, the top surface (64a) of the window material (64)
) is the surface that introduces light to the ultraviolet irradiation surface of the EPROM chip (61), so the remaining window material (64) portion excluding this top surface (64a), the thin metal wire (62), and this metal The connecting portion between the thin wire (62) and the wiring pattern (60b) is made of synthetic wood Jl (65) (for example, manufactured by Nitto Denko Corporation,
It is coated with model name MP-10). If the insulating substrate (60), EPROM chip (61) and window material (64)
If it is necessary to further reduce the total thickness dimension including
The chip mounting area (60c) of the board (60) can be used as a counterbore hole to grip about half the thickness of the board (60).
) is formed and acts effectively against the infiltration of moisture.

第9図および第10図で示したEPROM実装構造は特
開昭60−83393号公報(HO5K 1718)に
記載されている。
The EPROM mounting structure shown in FIGS. 9 and 10 is described in Japanese Patent Laid-Open No. 60-83393 (HO5K 1718).

(ハ)発明が解決しようとする課題 第10図で示したEPROM実装構造ではEFROMの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでEPROM自体の小型化
である。即ち、第10図からは明らかにされていないが
EFROMの周辺に固着きれているマイクロコンピュー
タおよびその周辺回路素子はディスクリート等の電子部
品で構成されているために、EFROMを搭載したプリ
ント基板用の集積回路としてのシステム全体を見た場合
なんら小型化とはならず従来通りプリント基板の大型化
、即ちシステム全体が大型化になる問題がある。
(c) Problems to be Solved by the Invention In the EPROM mounting structure shown in FIG. 10, since the EFROM chip is die-bonded onto the printed circuit board, it goes without saying that it is miniaturized. However, the miniaturization referred to here is only the miniaturization of the EPROM itself. In other words, although it is not clear from Fig. 10, the microcomputer and its peripheral circuit elements that are fixed around the EFROM are composed of discrete electronic components, so the printed circuit board on which the EFROM is mounted is When looking at the entire system as an integrated circuit, there is a problem in that the size of the printed circuit board increases as before, without any reduction in size, that is, the overall system increases in size.

また、第9図に示した実装構造においても第10図と同
様にEFROMの周辺の回路、即ち、マイクロコンピュ
ータやその周辺LSI、IC等の回路素子がディスクリ
ート等の電子部品で構成されているため、プリント基板
の大型化、即ちシステム全体が大型化となりユーザが要
求される軽薄短小のEFROM搭載の集積回路を提供す
ることができない大きな問題がある。
Also, in the mounting structure shown in FIG. 9, as in FIG. 10, the peripheral circuits of the EFROM, that is, the circuit elements such as the microcomputer and its peripheral LSIs and ICs, are composed of discrete electronic components. However, there is a major problem in that the size of the printed circuit board, that is, the size of the entire system, makes it impossible to provide integrated circuits equipped with EFROM that are light, thin, short, and small as required by users.

更に第9図および第10図で示したEPROM実装構造
では、上述した様にシステム全体が大型化になると共に
EFROMおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。
Furthermore, in the EPROM mounting structure shown in FIGS. 9 and 10, the entire system becomes larger as described above, and the conductive patterns that connect the EFROM and its surrounding circuit elements are exposed, which reduces reliability. There is a problem of deterioration.

更に第9図および第10図で示したEPROM実装構造
ではEPROMと、その周辺のマイクロコンピュータお
よびIC,LSI等の回路素子が露出きれているため、
基板上面に凹凸が生じて取扱いにくく作業性が低下する
問題がある。
Furthermore, in the EPROM mounting structure shown in FIGS. 9 and 10, the EPROM and surrounding circuit elements such as a microcomputer, IC, and LSI are completely exposed.
There is a problem that unevenness occurs on the upper surface of the substrate, making it difficult to handle and reducing workability.

し)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にEPROMチップを搭載すると共にそのEPRO
Mチップと接続されるマイクロコンピュータおよびその
周辺の回路素子を夫々の基板上に搭載し、且つ、ケース
材と基板とで形成された封止空間にマイクロコンピュー
タ及びその周辺の回路素子全てが密封封止されEPRO
Mチップのみがケース材の周辺の所定位置より突出した
基板上に設けられた構造を有することを特徴とする。
B) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and includes mounting an EPROM chip on a substrate and
The microcomputer and its peripheral circuit elements connected to the M chip are mounted on each substrate, and the microcomputer and all its peripheral circuit elements are hermetically sealed in the sealed space formed by the case material and the substrate. Stopped EPRO
It is characterized in that only the M chip is provided on a substrate that protrudes from a predetermined position around the case material.

従ってEPROMチップを搭載した混成集積回路を極め
て小型化に行える。
Therefore, a hybrid integrated circuit equipped with an EPROM chip can be made extremely compact.

(*)作用 この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にEPROMチップを接続しているのでEP
ROMチップの載置位置をケース材の周辺の任意に設定
できるので、内蔵するマイクロコンピュータとの電気的
接続を考慮して、効率良<EPROMとマイクロコンピ
ュータとを接続することができ、信号線即ち導電路の引
回し線を不要にすることができる。
(*) Function As described above, according to the present invention, since the EPROM chip is connected on one of the substrates extending around the periphery of the case material,
Since the mounting position of the ROM chip can be set arbitrarily around the case material, considering the electrical connection with the built-in microcomputer, it is possible to efficiently connect the EPROM and the microcomputer, and the signal line, i.e. It is possible to eliminate the need for a lead line for a conductive path.

更にEPROMチップの隣接する基板の周辺に最も関連
の深いマイクロコンピュータを配置でき、EPROMチ
ップとマイクロコンピュータ間のデータのやりとりを行
うデータ線を最短距離あるいは最小距離で実現でき、デ
ータ線の引回しによる実装密度のロスを最小限に抑制す
ることになり、高密度の実装が行える。
Furthermore, the most closely related microcomputer can be placed around the substrate adjacent to the EPROM chip, and the data line for exchanging data between the EPROM chip and the microcomputer can be realized at the shortest or minimum distance. The loss in packaging density is minimized, allowing high-density packaging.

更に本発明ではEPROMチップ以外の全ての素子がチ
ップ状で且つケース材と基板で形成された封止空間内に
収納されるため小型化でしかも取扱い性の優れた混成集
積回路装置を提供することができる。
Furthermore, the present invention provides a hybrid integrated circuit device that is compact and easy to handle because all elements other than the EPROM chip are in the form of chips and are housed in a sealed space formed by the case material and the substrate. I can do it.

(へ)実施例 以下に第1図乃至第8図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。
(F) Embodiments Below, the hybrid integrated circuit device of the present invention will be explained in detail based on the embodiments shown in FIGS. 1 to 8.

第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。
1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in a wide range of fields such as computers.

この混成集積回路装置(1)は第1図および第2図に示
す様に、集積回路基板(2)と、集積回路基板(2)上
に形成された所望形状の導電路(3)と、ケース材(8
)より突出した突出基板(2a)上の導電路(3)と接
続された樹脂モールドされた不揮発性メモリーチップ(
4)と、メモリーチップ(4)からデータを供給され且
つ基板(2)上の導電路り3)と接続されたマイクロコ
ンピュータ(5)およびその周辺回路素子(6)と、基
板(2)に一体化され且つ突出基板(2a)を露出する
ケース材(8)とをから構成されている。
As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive path (3) of a desired shape formed on the integrated circuit board (2), Case material (8
) A resin-molded nonvolatile memory chip connected to the conductive path (3) on the protruding substrate (2a)
4), a microcomputer (5) and its peripheral circuit elements (6) which are supplied with data from the memory chip (4) and are connected to the conductive path 3) on the substrate (2), and the substrate (2). It is composed of a case material (8) that is integrated with the projecting substrate (2a) and exposes the protruding substrate (2a).

集積回路基板(2)はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。
The integrated circuit board (2) is a hard substrate made of ceramics, glass epoxy, metal, or the like, and in this embodiment, a metal substrate with excellent heat dissipation and mechanical strength is used.

金属基板としては例えば0.5〜1.0m厚のアルミニ
ウム基板を用いる。その基板(2)の表面には第3図に
示す如く、周知の陽極酸化により酸化アルミニウム膜(
9)(アルマイト層)が形成され、その−主面側に10
〜70μ厚のエポキシあるいはポリイミド等の絶縁樹脂
層(10)が貼着される。更に絶縁樹脂層(10)上に
は10〜70μ厚の銅箔(11)が絶縁樹脂層(10)
と同時にローラーあるいはホットプレス等の手段により
貼着されている。
As the metal substrate, for example, an aluminum substrate with a thickness of 0.5 to 1.0 m is used. As shown in Figure 3, the surface of the substrate (2) is coated with an aluminum oxide film (
9) (alumite layer) is formed, and 10
An insulating resin layer (10) of epoxy or polyimide or the like with a thickness of ~70μ is pasted. Further, on the insulating resin layer (10), a copper foil (11) with a thickness of 10 to 70 μ is placed on the insulating resin layer (10).
At the same time, it is attached using a roller or hot press.

基板(2)の−主面上に設けられた銅箔(11)表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属(金、銀、白金)メッ
キ層が銅箔(11)表面にメッキされる。然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅箔(1
1)のエツチングを行い所望の導電路(3)が形成され
る。ここでスクリーン印刷による導電路(3)の細さは
0.51が限界であるため、極細配線パターンを必要と
するときは周知の写真蝕刻技術に依り約2μまでの極細
導電路(3)の形成が可能となる。
On the surface of the copper foil (11) provided on the -main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a precious metal (gold, silver, platinum) plating layer is formed. The surface of the copper foil (11) is plated. After that, the resist was removed and copper foil (1
Etching step 1) is performed to form a desired conductive path (3). Here, the thinness of the conductive path (3) by screen printing is limited to 0.51 mm, so when an ultra-fine wiring pattern is required, the ultra-fine conductive path (3) up to about 2 μm can be formed using well-known photo-etching technology. Formation becomes possible.

突出基板(2a)の導電路(3)上の所定の位置には不
揮発性メモリーチップ(4)が搭載され、そのメモリー
チップ(4)の近傍にはメモリーチップ(4)からデー
タを供給されるマイクロコンピュータ(5)とその周辺
の回路素子(6)が搭載され導電路(3)と接続されて
いる。導電路(3)は基板(2)の略全面に延在形成さ
れ、基板(2)の周端部に延在される導電路(3)の先
端部はリード固着パッドが形成され、そのパッドには外
部リード端子(12)が固着されている。その外部リー
ド(12〉は取付は基板に取付けるために略直角に折曲
げ形成されている。
A nonvolatile memory chip (4) is mounted at a predetermined position on the conductive path (3) of the protruding substrate (2a), and data is supplied from the memory chip (4) near the memory chip (4). A microcomputer (5) and peripheral circuit elements (6) are mounted and connected to a conductive path (3). The conductive path (3) is formed to extend over substantially the entire surface of the substrate (2), and a lead fixing pad is formed at the tip of the conductive path (3) extending to the peripheral edge of the substrate (2). An external lead terminal (12) is fixed to the. The external lead (12) is bent at a substantially right angle for attachment to the board.

不揮発性メモリーチップ(4)としてEPROM(Er
asable Programable Read 0
nly Memory)が用いられる(以下不揮発性メ
モリーチップ(4)をEPROMチップという)、この
EPROMチップ(4)は周知の如く、EPROMチッ
プ(4)のペレットに形成されているブローティングゲ
ートに蓄積されている電子(プログラム・データ)を光
を照射して励起させて未記憶状態のペレットに戻し再書
込みして利用できる素子である。EPROMチップ(4
)は市販きれているものであり、本実施例では説明を省
略する。
EPROM (Er
asable Programmable Read 0
(hereinafter, the nonvolatile memory chip (4) will be referred to as an EPROM chip).As is well known, this EPROM chip (4) is stored in a bloating gate formed in the pellet of the EPROM chip (4). It is an element that can be used by irradiating light to excite the electrons (program data) stored in the memory, returning them to the pellet in an unmemorized state, and rewriting it. EPROM chips (4
) are commercially available, and their explanation will be omitted in this example.

EPROMチップ(4)のプログラム・データを選択し
て供給されるマイクロコンピュータ(5)およびその周
辺回路素子(6)のIC、トランジスタ、チップ抵抗お
よびチップコンデンサー等はチップ状態で所望の導電路
(3)上に半田付けあるいはAgペースト等のろう材に
よって付着され、マイクロコ〉゛ピユータ(5)および
回路素子(6)は近傍の導電路(3)にボンディングさ
れている。更に導電路(3)間にはスクリーン印刷によ
るカーボン抵抗体およびニッケルメッキによるニッケル
メッキ抵抗体が夫々抵抗素子として形成されている。
The ICs, transistors, chip resistors, chip capacitors, etc. of the microcomputer (5) and its peripheral circuit elements (6), which are supplied by selecting the program data of the EPROM chip (4), are connected to desired conductive paths (3) in a chip state. ) by soldering or a brazing material such as Ag paste, and the microcomputer (5) and circuit element (6) are bonded to the nearby conductive path (3). Furthermore, a carbon resistor by screen printing and a nickel-plated resistor by nickel plating are formed as resistance elements between the conductive paths (3), respectively.

一方、ケース材(8)は絶縁部材としての熱可覆性樹脂
から形成され、基板(2)と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材(
8)の周端部は基板(2)の略周端部に配置されて接着
性を有したシール剤(Jシート:商品名)によって基板
(2)と強固に固着一体化される。この結果、基板(2
)とケー、ス材(8)間に所定の封止空間部(14)が
形成されることになる。更に本実施例のケース材(8)
から突出基板(2a)が露出し、この突出基板(2a)
はEPROMチップ(4)が載置できる大きさに形成さ
れている。なおこの突出基板(2a)は基板(2)の4
辺のどの位置にも設けられることができ、マイクロコン
ピュータ(5)との関係でその位置が決定される。
On the other hand, the case material (8) is made of a thermoplastic resin as an insulating member, and is formed into a box shape so that a space is formed when it is fixed to the substrate (2). The box-shaped case material (
The peripheral end portion of 8) is disposed substantially at the peripheral end portion of the substrate (2) and is firmly fixed and integrated with the substrate (2) using an adhesive sealant (J sheet: trade name). As a result, the substrate (2
) and the case member (8), a predetermined sealed space (14) is formed between the case and the case member (8). Furthermore, the case material (8) of this example
A protruding substrate (2a) is exposed from the protruding substrate (2a).
is formed to a size that allows the EPROM chip (4) to be placed thereon. Note that this protruding board (2a) is the 4th part of the board (2).
It can be provided at any position on the side, and its position is determined in relation to the microcomputer (5).

ケース材(8)から露出した突出基板(2a)上にはE
PROMチップ(4)と固着接続される複数の導電路(
3)の一端が形成され、その導電路(3)の先端部にE
PROMチップ(4)が固着される。EPROMチップ
(4)が固着された導電路(3ンの他端はマイクロコン
ピュータ(5)の近傍に効率よく引回しされチップ状の
マイクロコンピュータ(5)とボンディングワイヤで電
気に接続される。
E is placed on the protruding substrate (2a) exposed from the case material (8).
A plurality of conductive paths (
3) is formed, and E is formed at the tip of the conductive path (3).
PROM chip (4) is fixed. The other end of the conductive path (3) to which the EPROM chip (4) is fixed is efficiently routed near the microcomputer (5) and electrically connected to the chip-shaped microcomputer (5) by a bonding wire.

ここでEPROMチップ(4)とマイクロコンピュータ
(5)との位置関係について述べる。EPROMチップ
(4)とチップ状のマイクロコンピュータ(5)とは多
数本の導電路(3)を介して接続きれるため、その導電
路(3)の引回しを短くするためにEPROMチップ(
4)とマイクロコンピュータ(5)は夫々、隣接する位
置かあるいはできるだけ近傍に位置する様に配置される
。従ってEPROMチップ(4)とマイクロコンピュー
タ(5)との導電路(3)の引回しは最短距離で形成で
き基板上の実装面積を有効に使用することができる。E
PROMチップ(4)とその近傍あるいは隣接した位置
に配置されたチップ状のマイクロコンピュータ(5)は
マイクロフンピユータ(5)の近傍に延在きれた導電路
(3)の先端部とワイヤ線によってボンディング接続さ
れEPROMチップ(4)と電気的に接続される。
Here, the positional relationship between the EPROM chip (4) and the microcomputer (5) will be described. Since the EPROM chip (4) and the chip-shaped microcomputer (5) can be connected via a large number of conductive paths (3), in order to shorten the length of the conductive paths (3), the EPROM chip (
4) and the microcomputer (5) are arranged adjacent to each other or as close as possible to each other. Therefore, the electrically conductive path (3) between the EPROM chip (4) and the microcomputer (5) can be formed in the shortest distance, and the mounting area on the board can be used effectively. E
A PROM chip (4) and a chip-shaped microcomputer (5) placed near or adjacent to it are connected by wires and the tip of a conductive path (3) that extends near the microcomputer (5). It is bonded and electrically connected to the EPROM chip (4).

EPROMチップは第1図および第2図から明らかな如
く、ケース材(8)より突出した突出基板(2a)上に
搭載される。突出基板(2a)上にはEPROMチップ
(4)とそ(7)EPROMチップ(4)と近傍の導電
路(3)とを接続するワイヤ線が囲まれることになる。
As is clear from FIGS. 1 and 2, the EPROM chip is mounted on a protruding substrate (2a) that protrudes from the case material (8). On the protruding substrate (2a), an EPROM chip (4) and a wire line (7) connecting the EPROM chip (4) and a nearby conductive path (3) are surrounded.

更に突出基板(2a)上には1層以上の樹脂が被覆され
、EPROMチップ(4)およびワイヤ線がその樹脂層
によって完全に被覆される。EPROMチップ(4)上
に直接被覆される第1層目の樹脂はEPROMチップ(
4)のデータを消去する際に紫外線を透過する必要があ
るために紫外線透過性樹脂(21a)が用いられる。紫
外線透過性樹脂(21a)は非芳香族系であれば限定さ
れず、例えばメチル系シリコンゴムあるいはシリコンゲ
ルが用いられる。
Furthermore, one or more layers of resin are coated on the protruding substrate (2a), and the EPROM chip (4) and wire lines are completely covered with the resin layer. The first layer of resin is coated directly onto the EPROM chip (4).
Since it is necessary to transmit ultraviolet rays when erasing the data in step 4), an ultraviolet-transparent resin (21a) is used. The ultraviolet-transparent resin (21a) is not limited as long as it is non-aromatic, and for example, methyl-based silicone rubber or silicone gel may be used.

本実施例では第1層目の樹脂層(21a)上に第2層目
の樹脂層(21b)が充填されている。第2層目の樹脂
層は第1層目とは異なりEPROMチップ(4)の誤消
去を防止するために紫外線を遮断する紫外線不透過性樹
脂(21b)が用いられる。この樹脂層(21b)は芳
香環(ベンゼン環)を含んだ樹脂であれば限定きれず、
例えばエポキシ系あるいはポリイミド系の樹脂が用いら
れる。
In this embodiment, the second resin layer (21b) is filled on the first resin layer (21a). Unlike the first layer, the second resin layer uses an ultraviolet opaque resin (21b) that blocks ultraviolet rays to prevent erroneous erasing of the EPROM chip (4). This resin layer (21b) is not limited to any resin as long as it contains an aromatic ring (benzene ring).
For example, epoxy or polyimide resin is used.

従ってEPROMチップ(4)だけが突出基板(2a)
上に搭載され且つ2層の樹脂で被覆され、他のマイクロ
コンピュータ(5)およびその他の回路素子(6)は基
板(2)とケース材(8)とで形成される封止空間(1
4)内に配置されることになる。
Therefore, only the EPROM chip (4) protrudes from the board (2a).
Another microcomputer (5) and other circuit elements (6) are mounted on the top and covered with two layers of resin, and the other microcomputer (5) and other circuit elements (6) are placed in a sealed space (1) formed by the substrate (2) and the case material (8).
4) will be placed within.

上述の如く、EPROMチップ(4)と接続されるマイ
クロコンピュータ(5)およびその周辺の回路素子(6
)は基板(2)とケース材(8)で形成された封止空間
部(14)に配置する様に設定きれている。
As mentioned above, the microcomputer (5) and its peripheral circuit elements (6) are connected to the EPROM chip (4).
) is set so as to be placed in a sealed space (14) formed by the substrate (2) and the case material (8).

即ち、チップ状の電子部品および印刷抵抗、メッキ抵抗
等の抵抗素子の全ての素子が封止空間部(14)内に設
けられている。
That is, all elements, including chip-shaped electronic components and resistance elements such as printed resistors and plated resistors, are provided within the sealed space (14).

本実施例でEPROMチップ(4〉のデータ消去を行う
場合は紫外線不透過性樹脂(21b>を剥離して紫外線
を照射し、再書き込みをする場合はEPROMチップ(
4)上の紫外線透過性樹脂(21a)も剥してボンディ
ングされている近傍の導電路(3)にプローブ等の端子
を当接させ、書き込み装置よりデータを書き込む、この
とき、紫外線透過性樹脂(21a)を剥す場合、樹脂(
21a)はあまり接着力が強くないためにワイヤ線が切
断することはない。
In this embodiment, when data is to be erased from the EPROM chip (4), the ultraviolet opaque resin (21b) is peeled off and ultraviolet rays are irradiated, and when data is to be rewritten, the EPROM chip (
4) Peel off the upper UV-transparent resin (21a) and bring a terminal such as a probe into contact with the nearby conductive path (3) that is bonded, and write data from the writing device. At this time, the UV-transparent resin (21a) When removing 21a), remove the resin (
21a) does not have a very strong adhesive force, so the wire will not break.

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。
A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.

先ス、モデム(MODEM)とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。
What is a modem? A modem exists for data communication in which digitized data handled by a data terminal such as a personal computer is sent and received at a distance using a telephone line. The function of a modem is to modulate digitized data using the frequency that can be used on the telephone line, convert it into an analog signal, and send it on the telephone line, and to send an analog signal that is modulated with the data sent from the other party. It has the ability to demodulate and return to digitized data.

第4図に示したブロック図に基づいてモデムを簡単に説
明する。
The modem will be briefly explained based on the block diagram shown in FIG.

第4図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。
FIG. 4 is a block diagram when the modem is mounted on the integrated circuit board (2).

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインター
フェース(21)と、DTEインターフェース(21)
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ(5)と、マイクロコンピュ
ータ(5)からアドレスされるデータを内蔵したEFR
OM(4)と、マイクロコンピュータ(5)からの出力
信号を変復調しNCU(NETWORK  C0NTR
0L  UNIT)に出力する第1および第2の変復調
回路(22)(23)と、マイクロコンピュータ(5)
からの出力信号に応じて所望のDTMF信号(トーン信
号)を発生するDTMF発生器(24)とをから構成さ
れている。
The modem has a DTE interface (21) that stores data sent from the computer in its built-in memory and outputs the data, and a DTE interface (21).
A microcomputer (5) that outputs a predetermined output signal based on data output from the microcomputer (5), and an EFR that contains data addressed by the microcomputer (5).
The output signals from the OM (4) and the microcomputer (5) are modulated and demodulated to the NCU (NETWORK C0NTR).
0L UNIT) and a microcomputer (5).
A DTMF generator (24) generates a desired DTMF signal (tone signal) according to an output signal from the DTMF generator (24).

DTEインターフェースは例えば5TC9610(セイ
コーエプソン)等のICより成り、第5図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ(5)へ出力する送
信メモリ一部(25)と、マイクロコンピュータ(5)
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部(26)と、
送信メモリ一部(25)および受信メモリ一部(26)
を介して入出力される夫々の信号を切替える制御部(2
7)とからなり、パソコン(28)とマイクロコンピュ
ータ(5)とを接続するための所定の機能を有するもの
である。
The DTE interface consists of an IC such as 5TC9610 (Seiko Epson), and as shown in Figure 5, it has a transmitting memory that supplies the output signal of the personal computer, stores the output signal in the built-in memory, and outputs it to the microcomputer (5). Part (25) and microcomputer (5)
a receiving memory part (26) that accumulates the signal supplied with the output signal from the built-in memory and outputs it to the personal computer;
Part of transmitting memory (25) and part of receiving memory (26)
A control unit (2) that switches each signal input and output via
7), and has a predetermined function for connecting the personal computer (28) and the microcomputer (5).

マイクロコンピュータ(5)は例えば5TC9620(
セイフーエブソン)等のICより成り、第6図の如く、
DTEインターフェース(21)から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にDTEインターフェース(21)に出力信
号を出力する応答コード生成部とからなる。
The microcomputer (5) is, for example, 5TC9620 (
It consists of IC such as Safe Ebson), as shown in Figure 6.
A command recognition section that recognizes the output signal output from the DTE interface (21), a command decoding section that decodes the output signal recognized by the command recognition section, and a part of memory that decodes the signal decoded by the command decoding section. The DTE interface (21 ) and a response code generation unit that outputs an output signal to the output signal.

変復調回路(28)はマイクロコンピュータ(5)から
送信されるデジタル信号をアナログ信号に変換してNC
U部に送信する。また反対にNCU部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ(5)へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第1の変復調回路(22
)は300bpsの低速変復調回路であり、第2の変復
調回路(23)は1200bp8の中速変復調回路であ
る。夫々の第1および第2の変復調回路(22)(23
)はマイクロコンピュータ(5)により、いずれか一方
の変復調回路が選択される。
The modulation/demodulation circuit (28) converts the digital signal sent from the microcomputer (5) into an analog signal and sends it to the NC
Send to U department. On the other hand, it converts the analog signal sent from the NCU section into a digital signal and sends it to the microcomputer (5), and includes low-speed and medium-speed circuits. First modulation/demodulation circuit (22
) is a 300 bps low speed modulation/demodulation circuit, and the second modulation/demodulation circuit (23) is a 1200 bp8 medium speed modulation/demodulation circuit. Respective first and second modulation/demodulation circuits (22) (23
), one of the modulation and demodulation circuits is selected by the microcomputer (5).

DTMF発生器(24)はマイクロコンピュータ(5)
のコマンド実行部より出力されたデータをCOL、RO
W夫々の入力端子に入力することで所定のDTMF信号
を発生し送信A M P (29a)に出力して電話回
線へ信号を供給する。
DTMF generator (24) is a microcomputer (5)
The data output from the command execution part of COL, RO
A predetermined DTMF signal is generated by inputting it to each input terminal of W, and is output to the transmitting A M P (29a) to supply the signal to the telephone line.

EFROM(4)内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ(5)のアドレスに基づいてマイクロ
コンピュータ(5)に供給される。
Program data for setting various modes of the modem is stored in the EFROM (4) and is supplied to the microcomputer (5) based on the address of the microcomputer (5).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly explained.

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ(5)からの読出し信号に基づいて制御スイッチ
(29d)が動作し、所定のアドレスデータがEPRO
M(4)に供給され、そのアドレスに基づいたEPRO
M(4)のプログラム・データがマイクロコンピュータ
(5)に供給され、通信を行う夫々のモデムの通信規格
(BELL/CCITT規格)、通信速度(300/1
200bpS)、データファーマットの一致、デツプス
イッチモードの切替等の各種のモードが一致しているか
が確認される。
First, to start communication with a personal computer, the control switch (29d) operates based on a read signal from the microcomputer (5), and predetermined address data is read from the EPRO.
EPRO supplied to M(4) and based on its address
The program data of M (4) is supplied to the microcomputer (5), and the communication standard (BELL/CCITT standard) and communication speed (300/1
200bpS), data format matching, and various modes such as depth switch mode switching are checked.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。
Assuming the various modes match, enter the answering modem's phone number into your computer.

その電話番号はパソコンとのインターフェース用のDT
Eインターフェース(21)に入力され、電話番号を解
読する為にマイクロコンピュータ(5)に転送される。
The phone number is the DT for interfacing with the computer.
E-interface (21) and forwarded to the microcomputer (5) for decoding the telephone number.

その解読した結果をDTMF発生器(24)に送信し、
DTMF発生器(24)からDTMF信号が発信されそ
の信号は送信A M P (29a)、ライントランス
(29c)を介して一般電話回線へ転送される。
Send the decoded result to the DTMF generator (24),
A DTMF signal is transmitted from a DTMF generator (24) and transferred to a general telephone line via a transmitting A M P (29a) and a line transformer (29c).

転送されたDTMF信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。
The transferred DTMF signal sends a paging signal to the modem on the responding side, and the modem on the responding side receives the paging signal and automatically receives the call. Then, the modem on the responding side sends an answer tone for the connection procedure to the modem on the calling side.

起呼側のモデムではライントランス(29c)、受信ア
ンプ(29b)を通り低速変復調回路(22)でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。
In the modem on the calling side, the answer tone passes through a line transformer (29c) and a receiving amplifier (29b), and is sent to the low-speed modulation/demodulation circuit (22) as a predetermined answer to the modem on the calling side.
Detect whether it is a tone or not. If it is a predetermined answer tone, the communication state is entered.

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(21)に入力し、
そのデータをマイクロコンピュータ(5)に転送する。
When the communication state is established, parallel data from the PC is input to the DTE interface (21) based on predetermined key manual signals from the keyboard of the calling party's PC,
The data is transferred to the microcomputer (5).

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路(22)に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調FSXされ、送信AMP(29)、ライント
ランス(32)を介して応答側のモデムに送信される。
Here, parallel data is converted to serial data. The digital signal converted into serial data is sent to a low-speed modulation/demodulation circuit (22). Here, the digital signal is converted to an analog signal, subjected to frequency modulation FSX based on the corresponding communication standard, and transmitted to the responding modem via the transmission AMP (29) and line transformer (32).

一方、応答側のバソフンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス(29c)、受信A M P (2
9b)を介して低速変復調回路(22)に入力される。
On the other hand, the frequency-modulated analog signal sent by the key input signal of the answering side Basofun is sent to the modem of the calling side, and is sent to the line transformer (29c) and the receiving A M P (2
9b) to the low-speed modulation/demodulation circuit (22).

ここでアナログ信号はデジタル信号に変換されDTEイ
ンターフェース(21)に入力され、シリアルデジタル
信号からパラレルデジタル信号に変換されて起呼側のバ
ソフンに人力される。その結果起呼側ヘパソコンと応答
側のバソフンは全二重通信ができる様になりパソコン通
信が実現する。
Here, the analog signal is converted into a digital signal and inputted to the DTE interface (21), and the serial digital signal is converted into a parallel digital signal and inputted to the calling side bus service. As a result, full-duplex communication between the calling side computer and the responding side computer becomes possible, and personal computer communication is realized.

第7図は第4図で示したモデム回路を本実施例で用いた
基板(2)上に実装した場合の平面図であり、実装され
る回路素子の図符号は同一符号とする。EPROMチッ
プ(4)とマイクロコンピュータ(5)との接続はパス
ラインで示す、尚、複数の回路素子を接続する導電路は
煩雑のため省略する。
FIG. 7 is a plan view of the modem circuit shown in FIG. 4 mounted on the substrate (2) used in this embodiment, and the mounted circuit elements are given the same reference numerals. The connection between the EPROM chip (4) and the microcomputer (5) is shown by a pass line; however, conductive paths connecting a plurality of circuit elements are omitted because they are complicated.

第7図に示す如く、基板(2)の対向する周端部には外
部リード端子(12)が固着される複数の固着用パッド
(3a)が設けられている。固着パッド(3a)から延
在される導電路(3)上封止空間(14)の位置には複
数の回路素子が、突出基板(2a)上にはEPROMチ
ップ(4)が固着される。断る基板(2)上にはEPR
OMチップ(4)以外のマイクロフンピユータ(5)を
含む複数の回路素子が固着されており、(21)はDT
Eインターフェース、(22) (23)は第1および
第2の変復調回路、(24月よりTMF発生回路、(2
9a)はEPROMチップ(4)を制御する制御スイッ
チ、(5)はマイクロコンピュータ、(6)はコンデン
サー等のチップ部品である。
As shown in FIG. 7, a plurality of fixing pads (3a) to which external lead terminals (12) are fixed are provided at opposing peripheral ends of the substrate (2). A plurality of circuit elements are fixed in the sealed space (14) above the conductive path (3) extending from the fixed pad (3a), and an EPROM chip (4) is fixed on the protruding substrate (2a). EPR is on the refusal board (2)
A plurality of circuit elements including a micro-fitter (5) other than the OM chip (4) are fixed, and (21) is a DT
E interface, (22) (23) are the first and second modulation/demodulation circuits, (TMF generation circuit from April 24th, (23)
9a) is a control switch that controls the EPROM chip (4), (5) is a microcomputer, and (6) is a chip component such as a capacitor.

第7図に示す如く、マイクロフンピユータ(5)の近傍
あるいは隣接するケース材(8)より露出した突出基板
(2a)にEPROMチップ(4)が固着される。マイ
クロコンピュータ(5)の近傍あるいは隣接する位置に
EPROMチップ(4)を固着することで、マイクロコ
ンピュータ(5)とEPROMチップ(4)との信号線
、即ち導電路(3)の引回し線の距離を最短でしかも最
小の距離で引回すことができ、他の実装パターンを有効
に使用できると共に高密度実装が行える。このときソケ
ット(15)はケース材(8)から露出し基板(2)の
任意の周端部に設けた突出基板(2a)に設けられる。
As shown in FIG. 7, an EPROM chip (4) is fixed to a protruding substrate (2a) exposed from the case material (8) near or adjacent to the micro-fitter (5). By fixing the EPROM chip (4) near or adjacent to the microcomputer (5), the signal line between the microcomputer (5) and the EPROM chip (4), that is, the routing line of the conductive path (3), can be The wiring can be routed at the shortest possible distance, other mounting patterns can be used effectively, and high-density mounting can be achieved. At this time, the socket (15) is exposed from the case material (8) and provided on a protruding board (2a) provided at an arbitrary peripheral end of the board (2).

尚、一点鎖線で囲まれた領域は接着シートでケース材(
8)が固着される領域を示す。
In addition, the area surrounded by the dashed line is covered with an adhesive sheet for the case material (
8) indicates the area to be fixed.

第8図は第7図で示した基板(2)上にケース材(8)
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材(8)の周端辺の突出基板(
2a)上にはEPROMチップ(4)が樹脂被覆された
状態となる。即ち、EPROMチップ(4)以外の他の
素子は全てケース材(8)と基板(2)とで形成された
封止空間(14)内に封止される。
Figure 8 shows a case material (8) placed on the board (2) shown in Figure 7.
It is a plan view of the completed product of the hybrid integrated circuit device for a modem when the casing material (8) is fixed, and the protruding substrate (
2a) The EPROM chip (4) is coated with resin. That is, all the other elements other than the EPROM chip (4) are sealed within the sealing space (14) formed by the case material (8) and the substrate (2).

斯る本発明に依れば、基板(2)の所望位置に突出基板
(2a)を設け、その突出基板(2a)上の導電路(3
)にEPROMチップ(4)を接続し、基板(2)とケ
ース材(8)とで形成された封止空間(14)にマイク
ロコンピュータ(5)および他の回路素子(6)を固着
することにより、混成集積回路とEFROMとの一体化
した装置が極めて小型化に提供することができる。
According to the present invention, the protruding substrate (2a) is provided at a desired position on the substrate (2), and the conductive path (3) on the protruding substrate (2a) is provided.
), and the microcomputer (5) and other circuit elements (6) are fixed in the sealed space (14) formed by the substrate (2) and the case material (8). Accordingly, a device in which a hybrid integrated circuit and an EFROM are integrated can be provided in an extremely miniaturized manner.

(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に基板(2
)の任意の周端辺に突出基板(2a)を設け、その突出
基板(2a)上の導電路(3)にEPROMチップ(4
)を接続しているので、EPROMチップ(4)の載置
位置の周辺の任意に選定できる利点を有する。このため
内蔵するマイクロコンピュータとの電気的接続を考慮し
て、効率良<EPROMチップ(4)とマイクロコンピ
ュータ(5)とを接読できデータ線の引回しを不要にで
きる。更に詳述すると、EPROMチップ(4)の隣接
する位置に最も関連の深いマイクロコンピュータ(5)
を配置でき、その結果EPROMチップ(4)とマイク
ロコンピュータ(5)間のデータのやりとりを行うデー
タ線を最短距離あるいは最も設計容易なレイアウトで実
現でき、データ線の引回しによる実装密度のロスを最小
限に抑制できる。
(G) Effects of the Invention As detailed above, according to the present invention, firstly, the substrate (2
), a protruding substrate (2a) is provided on any peripheral edge of the protruding substrate (2a), and an EPROM chip (4) is provided on the conductive path (3) on the protruding substrate (2a).
), it has the advantage that it can be arbitrarily selected around the mounting position of the EPROM chip (4). Therefore, in consideration of the electrical connection with the built-in microcomputer, the EPROM chip (4) and the microcomputer (5) can be read directly with high efficiency, making it unnecessary to route data lines. More specifically, the microcomputer (5) most closely related to the position adjacent to the EPROM chip (4)
As a result, the data lines for exchanging data between the EPROM chip (4) and the microcomputer (5) can be realized with the shortest distance or the easiest layout, reducing loss in packaging density due to data line routing. Can be minimized.

第2に基板(2)の周端部に設けた突出基板(2a)に
EPROMチップ(4)を配置しているので、−体化し
た小型の混成集積回路装置として取り扱える利点を有す
る。更に集積回路基板(2)上の組み込むマイクロコン
ピュータおよびその周辺回路素子の実装密度を向上する
ことにより、従来必要とされたプリント基板を廃止す払
ことができる。
Second, since the EPROM chip (4) is arranged on the protruding substrate (2a) provided at the peripheral end of the substrate (2), it has the advantage that it can be handled as a small-sized hybrid integrated circuit device. Furthermore, by improving the mounting density of the microcomputer and its peripheral circuit elements on the integrated circuit board (2), it is possible to eliminate the conventionally required printed circuit board.

第3に画集積回路基板(2)として金属基板を用いるこ
とにより、その放熱効果をプリント基板に比べて大幅に
向上でき、より実装密度の向上に寄与できる。また導電
路(3)として銅箔(11)を用いることにより、導電
路(3)の抵抗値を導電ペーストより大幅に低減でき、
実装される回路をプリント基板と同等以上に拡張できる
Thirdly, by using a metal substrate as the image integrated circuit board (2), its heat dissipation effect can be greatly improved compared to that of a printed circuit board, which can further contribute to an improvement in packaging density. In addition, by using copper foil (11) as the conductive path (3), the resistance value of the conductive path (3) can be significantly reduced compared to conductive paste.
The mounted circuit can be expanded to the same level or more than a printed circuit board.

第4にEPROMチップ(4)と接続されるマイクロコ
ンピュータ(5)およびその周辺回路素子(6)はケー
ス材(8)と集積回路基板(2)とで形成される封止空
間(14)にダイ形状あるいはチップ形状で組み込まれ
るので、従来のプリント基板の様に樹脂モールドしたも
のに比較して極めて占有面積が小さくなり、実装密度の
大幅に向上できる利点を有する。
Fourth, the microcomputer (5) and its peripheral circuit elements (6) connected to the EPROM chip (4) are placed in a sealed space (14) formed by the case material (8) and the integrated circuit board (2). Since it is assembled in the form of a die or chip, it occupies an extremely small area compared to a conventional printed circuit board molded with resin, and has the advantage of greatly improving packaging density.

第5にケース材(8)と集積回路基板(2)の周端を実
質的に一致させることにより、集積回路基板(2)のほ
ぼ全面を封止空間(14〉として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。
Fifth, by substantially matching the peripheral edges of the case material (8) and the integrated circuit board (2), almost the entire surface of the integrated circuit board (2) can be used as a sealed space (14), which reduces the packaging density. Combined with this improvement, an extremely compact hybrid integrated circuit device can be realized.

第6に突出基板(2a)上にEPROMチップ(4)を
設けることにより、EPROMチップ(4)の着脱を自
在に行なえ、EPROMチップ(4)の交換や消去およ
び再書込みを自由に行える利点を有する。
Sixthly, by providing the EPROM chip (4) on the protruding substrate (2a), the EPROM chip (4) can be freely attached and detached, and the EPROM chip (4) can be freely replaced, erased, and rewritten. have

第7に画集積回路基板(2)の−辺あるいは相対向する
辺から外部リード(12)を導出でき、極めて多ピンの
混成集積回路装置を実現できる利点を有する。
Seventh, the external leads (12) can be led out from the negative side or the opposite side of the integrated circuit board (2), which has the advantage of realizing a hybrid integrated circuit device with an extremely large number of pins.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いる基板の断面図、第
4図は本実施例で用いたモデムを示すブロック図、第5
図は第4図で示したモデムのDTEインターフェースを
示すブロック図、第6図は第4図で示したモデムのマイ
クロフンピユータを示すブロック図、第7図は第4図で
示したブロック図を基板上に実装したときの平面図、第
8図は第7図に示した基板上にケース材を固着したとき
の平面図、第9図および第10図は従来のEFROM実
装構造を示す断面図である。 (1)・・・混成集積回路装置、 (2)・・・集積回
路基板、 (2a)・・・突出基板、 (3)・・・導
電路、 (4)・・・EFROM、  (5)・・・マ
イクロコンピュータ、(6)・・・回路素子、 (8)
・・・ケース材、 (21a)・・・紫外線透過性樹脂
、 (21b)・・・紫外線不透過性樹脂。
Fig. 1 is a perspective view showing this embodiment, and Fig. 2 is an I-
3 is a sectional view of the board used in this example, FIG. 4 is a block diagram showing the modem used in this example, and 5 is a sectional view of the modem used in this example.
Figure 6 is a block diagram showing the DTE interface of the modem shown in Figure 4, Figure 6 is a block diagram showing the microcomputer of the modem shown in Figure 4, and Figure 7 is the block diagram shown in Figure 4. FIG. 8 is a plan view when the case material is fixed on the substrate shown in FIG. 7; FIGS. 9 and 10 are cross-sectional views showing the conventional EFROM mounting structure. It is. (1)...Hybrid integrated circuit device, (2)...Integrated circuit board, (2a)...Protruding substrate, (3)...Conducting path, (4)...EFROM, (5)... ...Microcomputer, (6) ...Circuit element, (8)
...Case material, (21a)...UV-transparent resin, (21b)...UV-impermeable resin.

Claims (8)

【特許請求の範囲】[Claims] (1)集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
と、 前記導電路に接続された不揮発性メモリーチップと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板に一体化されたケース材とを具備し、前記ケー
ス材から露出した前記基板周辺上の前記導電路に前記不
揮発性メモリーチップを固着し、前記不揮発性メモリー
チップの電極と所望の前記導電路をボンディングワイヤ
で接続し、前記不揮発性メモリーチップおよびボンディ
ングワイヤを樹脂で封止し、前記基板と前記ケース材で
形成された封止空間に前記マイクロコンピュータおよび
その周辺回路素子を配置したことを特徴とする混成集積
回路装置。
(1) An integrated circuit board, a conductive path having a desired pattern formed on the substrate, a non-volatile memory chip connected to the conductive path, and a conductive path on the substrate that is supplied with data from the memory. a microcomputer and its peripheral circuit elements connected to a path, and a case material integrated with the substrate, and the nonvolatile memory chip is fixed to the conductive path on the periphery of the substrate exposed from the case material. The electrodes of the nonvolatile memory chip and the desired conductive path are connected with a bonding wire, the nonvolatile memory chip and the bonding wire are sealed with a resin, and a sealed space is formed by the substrate and the case material. A hybrid integrated circuit device, characterized in that the microcomputer and its peripheral circuit elements are disposed in the microcomputer and its peripheral circuit elements.
(2)前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項1記載の混成集積回路
装置。
(2) The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit board.
(3)前記導電路として銅箔を用いたことを特徴とする
請求項1記載の混成集積回路装置。
(3) The hybrid integrated circuit device according to claim 1, wherein copper foil is used as the conductive path.
(4)前記不揮発性メモリーを被覆する樹脂として紫外
線を透過する樹脂を用いたことを特徴とする請求項1記
載の混成集積回路装置。
(4) The hybrid integrated circuit device according to claim 1, wherein a resin that transmits ultraviolet rays is used as the resin covering the nonvolatile memory.
(5)前記封止樹脂層上に紫外線を遮断するシール樹脂
層を設けたことを特徴とする請求項4記載の混成集積回
路装置。
(5) The hybrid integrated circuit device according to claim 4, further comprising a sealing resin layer that blocks ultraviolet rays provided on the sealing resin layer.
(6)前記マイクロコンピュータは前記導電路上にダイ
形状で組み込まれることを特徴とする請求項1記載の混
成集積回路装置。
(6) The hybrid integrated circuit device according to claim 1, wherein the microcomputer is incorporated in the form of a die on the conductive surface.
(7)前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いることを特徴とする請求項1記載の混成
集積回路装置。
(7) The hybrid integrated circuit device according to claim 1, wherein a chip resistor or a chip capacitor is used as the peripheral circuit element.
(8)前記不揮発性メモリーを設けた辺と異なる辺から
外部リードを導出することを特徴とする請求項1記載の
混成集積回路装置。
(8) The hybrid integrated circuit device according to claim 1, wherein the external lead is led out from a side different from the side where the nonvolatile memory is provided.
JP1127311A 1989-04-20 1989-05-19 Hybrid integrated circuit device Expired - Lifetime JPH0680786B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1127311A JPH0680786B2 (en) 1989-05-19 1989-05-19 Hybrid integrated circuit device
US07/510,468 US5159433A (en) 1989-04-20 1990-04-18 Hybrid integrated circuit device having a particular casing structure
DE69031142T DE69031142T2 (en) 1989-04-20 1990-04-19 Integrated hybrid circuit arrangement
EP90107445A EP0393671B1 (en) 1989-04-20 1990-04-19 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1127311A JPH0680786B2 (en) 1989-05-19 1989-05-19 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02305458A true JPH02305458A (en) 1990-12-19
JPH0680786B2 JPH0680786B2 (en) 1994-10-12

Family

ID=14956803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1127311A Expired - Lifetime JPH0680786B2 (en) 1989-04-20 1989-05-19 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0680786B2 (en)

Also Published As

Publication number Publication date
JPH0680786B2 (en) 1994-10-12

Similar Documents

Publication Publication Date Title
JPH02305458A (en) Hybrid integrated circuit device
JPH02298061A (en) Hybrid integrated circuit device
JPH02299255A (en) Hybrid integrated circuit device
JPH02305459A (en) Hybrid integrated circuit device
JPH02298060A (en) Hybrid integrated circuit device
JPH0680769B2 (en) Hybrid integrated circuit device
JPH02303062A (en) Hybrid integrated circuit device
JPH02303150A (en) Hybrid integrated circuit device
JPH02299253A (en) Hybrid integrated circuit device
JPH02303151A (en) Hybrid integrated circuit
JPH02303061A (en) Hybrid integrated circuit device
JPH02278860A (en) Hybrid integrated circuit device
JPH02305457A (en) Hybrid integrated circuit device
JPH02278869A (en) Hybrid integrated circuit device
JPH02299256A (en) Hybrid integrated circuit device
JPH02298062A (en) Hybrid integrated circuit device
JPH02299257A (en) Hybrid integrated circuit device
JPH02299252A (en) Hybrid integrated circuit device
JPH02299254A (en) Hybrid integrated circuit device
JPH02303060A (en) Hybrid integrated circuit device
JPH02299258A (en) Hybrid integrated circuit device
JPH02278861A (en) Hybrid integrated circuit device
JPH02302071A (en) Hybrid integrated circuit device
JPH02278863A (en) Hybrid integrated circuit device
JPH02298063A (en) Hybrid integrated circuit device