JPH02305026A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＰＬＬ回路に用いられ、外部入力信号に応じ
た信号と基準信号を分周した分周信号との位相を比較し
て位相比較信号を出力する半導体集積回路に関するもの
である。

〔従来の技術〕

第２図は従来のＰＬＬ回路に用いられ、外部入力信号に
応じた信号と基準信号を分周した分周信号との位相を比
較して位相比較信号を出力する半導体集積回路（以下、
「周波数シンセサイザ」と言う。）１０の主要部を示す
ブロック構成図であり、第３図はテレビジョン受信機の
受信部分の系統図である。第３図に示すように、ＰＬＬ
１路１１は電圧制御発振器１２、周波数シンセサイザ１
０及びローパスフィルタ１３より閉ループを構成し、電
圧制御発振器１２から出力される信号の位相を固定し、
高周波増幅回路１４の出力信号に同期させている。

また、周波数シンセサイザ１０はコンピュータ等の外部
装置２０より指示された分周比で、電圧制御発振器１２
より得られる信号を分周した第１の分周信号と基準信号
を分周した第２の分周信号との位相を比較して位相比較
信号をローパスフィルタ１３に出力している。なお、１
５はアンテナ、１６は混合器、１７は中間周波数増幅器
である。

以下、第２図を参照して周波数シンセサイザ１０の説明
を行う。同図に示すように、被制御周波数用プログラマ
ブルディバイダ１は入力信号Ｓ１とデータラッチ２に格
納されている内部データＤ１とを取込み、内部データＤ
ｉ（Ｉｉｆｉはｎとする）に基づき、入力信号Ｓ１を１
　／　ｎに分周して分周信号Ｓｌ’を位相検波器３に出
力している。

入力信号Ｓ１としては、電圧制御発振器１２より得られ
る外部入力信号を、周波数シンセサイザ１０の内部で増
幅してスブリケーラにより所定分の１に分周した信号が
考えられる。

一方、比較周波数用プログラマブルディバイダ４は基準
信号Ｓ２とデータラッチ５に格納されている内部データ
Ｄ２とを取込み、内部データＤ２（値はｍとする）に基
づき、入力信号Ｓ２を１／ｍに分周して分周信号Ｓ２’
を位相検波器３に出力している。

基■信号Ｓ２としては、例えば水晶振動子の発振信号を
、周波数シンセサイザ１０の内部で所定分の１に分周し
た信号か考えられる。

データ書込み制御部６は外部装置２０より与えられるデ
ータ制御信号Ｓ３を取込み、このデータ制御信号Ｓ３に
基づきデータラッチ２，５双方に内部データＤＯを与え
ると共に、データラッチ２゜５それぞれにラッチ動作信
号ＳＬＩ、ＳＬ２を与えている。

データラッチ２はラッチ動作信号ＳＬＩの活性状態時に
内部データＤＯを内部データＤ１として格納する。同様
にして、データラッチ５はラッチ選択信号ＳＬ２の活性
状態時に内部データＤＯを内部データＤ２として格納す
る。

位相検波器３は分周信号ＳＬ’　と分周信号Ｓ２’　と
の位相差を検出して位相比較信号ｓ４を出力している。

以下、データ書込み制御部６によるデータラッチ２．５
への内部データＤＯの書込み動作について説明する。デ
ータ書込み制御部６は、まずデータ制御信号Ｓ３を取込
む。このデータ制御信号Ｓ３には内部データＤＯとラッ
チ選択データとが含まれている。そして、ラッチ選択デ
ータに基づき、ラッチ動作信号ＳＬＩ、ＳＬ２のうち一
方を活性状態にする。

その結果、活性状態のラッチ動作信号（ＳＬＩあるいは
５Ｌ２）が入力されたデータラッチ（２あるいは５）が
内部データＤＯを内部データ（ＤｌあるいはＤ２）とし
て取込む。なお、データ書込み制御部６はデータ制御信
号Ｓ３が与えられていない場合にはラッチ動作信号ＳＬ
Ｉ、ＳＬ２を非活性状態にする。

このように、周波数シンセサイザ１ｏは、入力信号Ｓ１
を内部データＤ１に基づき１　／　ｎに分周して得られ
た分周信号Ｓｌ’　と、基準信号ｓ２を内部データＤ２
に基づき１　／　ｍに分周して得られた分周信号Ｓ２’
　との位相差を比較して位相比較信号Ｓ４を外部に出力
している。

このような構成の周波数シンセサイザ１ｏを用いて第３
図に示したようにＰＬＬループを形成することにより、
入力信号ｓ１の被制御周波数ｆＩｎは、分周信号Ｓ２’
の周波数をｆ　　とすると、ｔｅｌ’ ｆｌｎ−ｎ・’　ｒｅｆ　　　　　　　　　　　　　−
（１）により決定する。

従って、＜１）式からｎ、　　ｆ　　　、すなわち、デ
ａｒ −タラッチ２．５に格納される内部データＤ１゜Ｄ２を
変更することにより被制御周波数ｆＩｎを任意に設定で
きる。しかしながら、分周信号Ｓ２’の周波数ｆ　　は
使用される機器により一義的にｒｅｆ 決まっているため、実際には内部データＤ１を頻繁に書
換えることにより、被制御周波数ｆＩｎを可変に設定し
ている。

〔発明が解決しようとする課題〕

従来の周波数シンセサイザ１０は以上のように構成され
ており、プログラマブルディバイダ１゜４の分周比ｎ、
ｍを決定するための、内部データＤｉ、Ｄ２のデータラ
ッチ２．５への書込みをデータ書込み制御部６により行
っていた。

ところで、最近の周波数シンセサイザ１０は、必要時の
み周波数シンセサイザ１０の電源をＯＮし、不要時は周
波数シンセサイザ１０の電源をＯＦＦするという間欠動
作を行う傾向にある。この間欠動作を行うことにより、
周波数シンセサイザ１０の平均消費電流の低減化を図っ
ている。

上記した間欠動作を行うと、周波数シンセサイザ１０の
Ｔｌ源の０Ｎ１０ＦＦを頻繁に行うことになる。その結
果、電源ＯＦＦと同時にデータラッチ２．５にそれぞれ
格納されている内部データＤ１、Ｄ２が消去されてしま
うため、電源ＯＮする度に、データ書込み制御部６によ
り再び内部データＤＩ、Ｄ２のデータラッチ２．５への
書込みを行う必要がある。

前述したように、分周信号Ｓ２’の周波数ｆ　　は使用
される機器により一義的に決まってｅｒ おり一度データラッチ５に内部データＤ２を書き込むと
、書換える可能性は極めて低いため、電源ＯＮする度に
、データ書込み制御部６により内部データＤ２のデータ
ラッチ５への書込みを行うことは非効率的であると言う
問題点があった。

そこで、この問題点を解決するため、内部データＤ２を
ＲＯＭ等の不揮発なメモリに保存し、固定してしまうこ
とが考えられる。ところが、使用する機器によ−り分周
信号Ｓ２’の周波数Ｃはｒｅｄ’ 異なっている。例えば、自動車電話、コードレス電話等
では１２．５ＫＨ２％ＦＭラジオでは２５ＫＨ２，ＡＭ
ラジオでは９ＫＨ２，アマチュア無線機では５　Ｋ　Ｈ
Ｚが代表的な値である。

従って、内部データＤ２を固定すると、周波数シンセサ
イザ１０の使用できる機器が限定される、すなわち、周
波数シンセサイザ１０の汎用性が失われるという別の問
題点が生じてしまう。

この発明は上記のような問題点を解決するためになされ
たもので、使用する機器の汎用性を維持しつつ、間欠動
作による弊害が生じないＰＬＬ回路に用いられる半導体
集積回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかる半導体集積回路は、ＰＬＬ回路に用い
られ、外部入力信号に応じた信号と基準信号を分周した
分周信号との位相を比較して位相比較信号を出力する回
路であって、外部からの指示により書換え可能な、第１
の内部データを格納する第１の記憶手段と、電源をＯＦ
Ｆしても内容が消去されない第２の内部データを予め格
納した第２の記憶手段と、外部からの指示に応答して、
第３の内部データとして前記第１の内部データあるいは
第２の内部データを選択的に出力する内部データ選択手
段と、基準信号を第３の内部データに基づいて分周して
分周信号を出力する分周器とを備えて構成されている。

〔作用〕

この発明における内部データ選択手段は、外部からの指
示に応答して第３の内部データとして第１の内部データ
あるいは第２の内部データを選択的に出力するため、通
常時、固定記憶された第２の内部データが選択されるよ
うにすれば、電源ＯＮ時に内部データの書込みを行う必
要がなくなる。

〔実施例〕

第１図はこの発明の一実施例である周波数シンセサイザ
１０を示すブロック構成図である。同図に示すように、
新たに選択回路７とＲＯＭ８とが設けられている。

ＲＯＭ８には、分周信号Ｓ２’の周波数ｆｒｅｒのうち
の使用頻度の高いものを実現するための内部データＤ３
が格納されている。

選択回路７はデータラッチ５に格納された内部データＤ
２、ＲＯＭ８に格納された内部データＤ３及びデータ書
込み制御部６の制御信号ＳＣを取込んでいる。そして、
制御信号ＳＣが活性状態の時のみ、内部データＤ４とし
て内部データＤ２を、それ以外の場合は内部データＤ４
として内部データＤ３を比較周波数用プログラマブルデ
ィバイダ４に出力している。

データ書込み制御部６が取込むデータ制御信号Ｓ３’に
は、従来の内部データＤＯとラッキ選択データに加えて
、選択回路７より出力する内部データＤ４の内容を規定
する選択信号が新たに含まれており、データ書込み制御
部６は、この選択信号に従い、選択回路７に与える制御
信号ＳＣを活性状態あるいは非活性状態にしている。

なお、他の構成については従来と同様であるため、説明
は省略する。

このような構成において、内部データＤ４として内部デ
ータＤ３を比較周波数プログラマブルディバイダ４に出
力する場合、データ制御信号８３′中の選択信号により
、データ書込み制御部６から非活性状態の制御信号ＳＣ
を出力させている。この状況下においては、間欠動作に
より、周波数シンセサイザ１０の電源の０Ｎ１０ＦＦが
頻繁に生じても、常に、比較周波数用プログラマブルデ
ィバイダ４には、内部データＤ４としてＲＯＭ８に格納
された内部データＤ３が与えられる。

このため、データ書込み制御部６によりデータラッチ５
に内部データＤ２を書込む必要がなくなり、電源のＯＮ
時には書込み制御部６によりデータラッチ２の内部デー
タＤ１を書込むだけですむ。その結果、従来に比べ、デ
ータ書込み制御部６によりデータラッチ５に内部データ
Ｄ２を書込む操作を省略できる分、電源ＯＮ時における
書込み制御部６の内部データ書込み操作量が半減する。

つまり、間欠動作により頻繁に電源の０Ｎ１０ＦＦが生
じても、非効率的な書込み動作が行われることは回避さ
れる。

また、比較周波数用プログラマブルディバイダ４がＲＯ
Ｍ８に格納された内部データＤ３以外の分周比を指示す
る内部データを必要とする場合、データ制御信号Ｓ３’
中の選択信号の指示により、データ書込み制御部６より
出力する制御信号ＳＣを活性状態にし、選択回路７が内
部データＤ４としてデータラッチ５の内部データＤ２を
出力するように設定する。そして、従来同様、データ書
込み制御部６によりデータラッチ５に所望の値を指示す
る内部データＤ２を書込めばよい。従って、この周波数
シンセサイザ１０の汎用性が失われることもない。

なお、この実施例ではＲＯＭ７に１つの内部データＤ３
を格納した例を説明したが、複数の内部データを格納し
ておき、適宜選択して出力できる構成にすることも考え
られる。

〔発明の効果〕

以上説明したように、この発明によれば、内部データ選
択手段は、外部からの指示に応答して、第３の内部デー
タとして第１の内部データあるいは第２の内部データを
選択的に出力するため、通常時、固定記憶された第２の
内部データが選択されるようにすれば、電源ＯＮ時に外
部より指示を与え、第１の記憶手段に第１の内部データ
の書込みを行う必要が無くなるため、間欠動作を行って
も非効率な書込み動作が行われることはなくなる。

また、外部からの指示により第３の内部データとして第
１の内部データを出力するように設定すれば、分周信号
の周波数を外部からの操作により可変にすることができ
るため、使用する機器に対する汎用性が失われることも
ない。

【図面の簡単な説明】

第１図はこの発明の一実施例である半導体集積回路を示
すブロック構成図、第２図は従来の半導体集積回路を示
すブロック構成図、第３図はテレビジョン受信機の受信
部分の系統図である。 図において、１は被制御周波数用プログラマブルディバ
イダ、２．５はデータラッチ、３は位相検波器、４は比
較周波数用プログラマブルディバイダ、６はデータ書込
み制御部、７は選択回路、８はＲＯＭである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ＰＬＬ回路に用いられ、外部入力信号に応じた信
   号と基準信号を分周した分周信号との位相を比較して位
   相比較信号を出力する半導体集積回路であって、 外部からの指示により書換え可能な、第１の内部データ
   を格納する第１の記憶手段と、 電源をＯＦＦしても内容が消去されない第２の内部デー
   タを予め格納した第２の記憶手段と、外部からの指示に
   応答して、第３の内部データとして前記第１の内部デー
   タあるいは前記第２の内部データを選択的に出力する内
   部データ選択手段と、 前記基準信号を前記第３の内部データに基づいて分周し
   て前記分周信号を出力する分周器とを備えた半導体集積
   回路。