JPH02303053A - Manufacture of semiconductor package - Google Patents

Manufacture of semiconductor package

Info

Publication number
JPH02303053A
JPH02303053A JP1123067A JP12306789A JPH02303053A JP H02303053 A JPH02303053 A JP H02303053A JP 1123067 A JP1123067 A JP 1123067A JP 12306789 A JP12306789 A JP 12306789A JP H02303053 A JPH02303053 A JP H02303053A
Authority
JP
Japan
Prior art keywords
melting point
metal substrate
point glass
chip
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1123067A
Other languages
Japanese (ja)
Other versions
JPH0756886B2 (en
Inventor
Masakazu Umeda
梅田 正和
Masaharu Yamamoto
雅春 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Special Metals Co Ltd filed Critical Sumitomo Special Metals Co Ltd
Priority to JP1123067A priority Critical patent/JPH0756886B2/en
Publication of JPH02303053A publication Critical patent/JPH02303053A/en
Publication of JPH0756886B2 publication Critical patent/JPH0756886B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To increase mechanical strength, heat dissipation, and electromagnetic shielding property by a method wherein, when high melting point glass is baked on a metal substrate, inner leads and outer leads made of specified metal are stuck in a body, and then a metal cap is sealed by using low melting point glass. CONSTITUTION:High melting point glass 13 turning to an insulating layer is printed and spread on a metal substrate 12 of a low thermal expansion coefficient alloy plate, and then baked; an inner lead 15 constituted of Al, Cu metal thin film and an outer lead 14 connected with the inner lead 15 are stuck in a body. After a semiconductor chip 11 is connected with the leads 15, a metal cap 17 and the leads 15, 14 are sealed by using low melting point glass 18, and the chip 11 is sealed. By this constitution, a small-sized semiconductor package wherein mechanical strength, heat dissipation, and electromagnetic shielding property are increased is easily manufactured.

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、半導体チップを配置する基板に低熱膨張合
金板を用いた半導体パッケージの製造方法に係り、内外
リード部材を載置する基板にガラス絶縁層を設け、例え
ば低熱膨張合金からなるキャップをガラス封着すること
により、機械的強度にすぐれ取扱いやすく、電磁気的な
シールド効果を有し、かつ熱放散性にすぐれた半導体パ
ッケージを得る製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a method of manufacturing a semiconductor package using a low thermal expansion alloy plate as a substrate on which a semiconductor chip is placed, and in which a glass insulating layer is used on the substrate on which inner and outer lead members are placed. The present invention relates to a manufacturing method for obtaining a semiconductor package that has excellent mechanical strength, is easy to handle, has an electromagnetic shielding effect, and has excellent heat dissipation properties by sealing a cap made of, for example, a low thermal expansion alloy with glass.

背景技術 従来から半導体パッケージとして、半導体チップ(以下
チップという)をプラスチックで封止した第7図に示す
如き、所謂プラスチックパッケージが多用されている。
BACKGROUND ART Conventionally, a so-called plastic package, as shown in FIG. 7, in which a semiconductor chip (hereinafter referred to as a chip) is sealed with plastic, has been widely used as a semiconductor package.

すなわち、プラスチックパッケージ(1)は、チップ(
2)がリードフレーム(3)の中央部に形成されるアイ
ランド(4)に載置され、ろ・う材や接着材、はんだ等
にて固着されるとともに、ステッチ(5)(内部リード
部)とボンディングワイヤ(6)を介して電気的に接続
され、さらに周囲を樹脂(7)にて封止される構成であ
る。
That is, the plastic package (1) contains the chip (
2) is placed on the island (4) formed in the center of the lead frame (3), fixed with waxing material, adhesive, solder, etc., and stitched (5) (inner lead part). It is electrically connected to via a bonding wire (6), and the periphery is further sealed with a resin (7).

プラスチックパッケージは量産性にすぐれ安価であるが
、プラスチック自体が本来吸湿性を持っているため、封
止が完全とは言い難く周囲の影響を受は易くチップの信
頼性を低下させ、高集積化、多機能化が要求される高性
能チップのパッケージには使用できないとされている。
Plastic packages are easy to mass-produce and are inexpensive, but since the plastic itself is inherently hygroscopic, the sealing is not perfect and is easily affected by the surrounding environment, reducing chip reliability and increasing integration. It is said that it cannot be used in high-performance chip packages that require multi-functionality.

半導体パッケージのチップは、大型コンピューター用の
LSIやULSIの如く、高集積度化、演算速度の高速
化の方向に進んでおり、作動中における消費電力の増加
に伴う発熱量が非常に大きくなっている。また、半導体
パッケージの多ビン化、小型化が強く要求されている。
Semiconductor package chips, such as LSI and ULSI for large computers, are moving toward higher integration and faster calculation speed, and the amount of heat generated due to the increase in power consumption during operation has become extremely large. There is. Additionally, there is a strong demand for semiconductor packages to have a larger number of bins and to be smaller.

樹脂封止の前記パッケージ(1)においては、第7図に
示す如く、リードフレームが半導体チップの外部への電
気的接続の経路となるだけでなく、チップ(2)で発生
する熱の放散経路として重要な役割を果している。
In the resin-sealed package (1), as shown in FIG. 7, the lead frame not only serves as a path for electrical connection to the outside of the semiconductor chip, but also as a dissipation path for heat generated in the chip (2). plays an important role as

従って、リードフレーム(3)には、チップから発生ず
る熱をパッケージの外部に放散するために熱伝導率の良
い材料が望まれる。
Therefore, the lead frame (3) is desired to be made of a material with good thermal conductivity in order to dissipate the heat generated from the chip to the outside of the package.

一方、チップ(2)とアイランド(4)との接着界面の
剥離や、樹脂(7)にみられるクラック等は、チップ(
2)や封止樹脂(7)とリードフレーム(3)との熱膨
張係数の差を要因として発生しており、これを防止する
ためには、前記チップ(2)及び樹脂(7)とリードフ
レーム(3)との熱膨張係数の整合性が不可欠となる。
On the other hand, peeling of the adhesive interface between the chip (2) and the island (4) and cracks observed in the resin (7) are caused by the chip (
2) and the difference in thermal expansion coefficient between the sealing resin (7) and the lead frame (3).In order to prevent this, it is necessary to Matching the coefficient of thermal expansion with the frame (3) is essential.

このようにプラスチックパッケージは、熱放散性が悪く
、またリードフレーム材が限定され、特に、電気抵抗の
低減を図ることができない。
As described above, plastic packages have poor heat dissipation properties, are limited in lead frame materials, and are particularly unable to reduce electrical resistance.

また、プラスチックパッケージは電磁気的なシールド効
果がないことから外部からのノイズ影響を防ぐことがで
きない問題があった。
Furthermore, since plastic packages do not have an electromagnetic shielding effect, there is a problem in that they cannot prevent the influence of external noise.

発明の目的 この発明は、上記のプラスチックパッケージの問題点を
解決し、機械的強度並びに熱放散性にすぐれ、電磁気的
なシールド効果を有し、近年の多ビン化、小型化の要求
を満す半導体パッケージを量産性よく得ることができる
製造方法の提供を目的としている。
Purpose of the Invention The present invention solves the above-mentioned problems of plastic packages, has excellent mechanical strength and heat dissipation, has an electromagnetic shielding effect, and satisfies the recent demands for multi-bin size and miniaturization. The purpose of the present invention is to provide a manufacturing method that can mass-produce semiconductor packages.

発明の概要 この発明は、チップを配置する基板あるいはさらにチッ
プを被包するキャップをともに低熱膨張合金から構成し
、特に基板上面に設ける絶縁層として高融点ガラスを被
着するとともに、これら基板とキャップとを低融点ガラ
スにて一体化すること、及びワイヤボンディングを行な
う内部リード部分にAlまたはCuを用いるとともに、
これらの配置形成に近年の薄膜形成技術を採用し、さら
に内部リードと外部リードとの接続手段を用いた利賀に
応じて選定することにより、前記の目的を達成したもの
である。
SUMMARY OF THE INVENTION This invention comprises a substrate on which a chip is disposed and a cap that encloses the chip, both of which are made of a low thermal expansion alloy, in particular a high melting point glass is applied as an insulating layer on the upper surface of the substrate, and these substrates and the cap are made of a low thermal expansion alloy. In addition to integrating the two with low melting point glass and using Al or Cu for the internal lead portion where wire bonding is performed,
The above object has been achieved by employing recent thin film formation technology for forming these arrangements, and by selecting appropriate means for connecting the internal leads and external leads.

すなわち、この発明は、基板上面に半導体チップを載置
し内部リードと外部リードを配設してキャップで封着し
た半導体パッケージの製造方法において、 金属基板となる低熱膨張合金板面の少なくとも封着部、
内外リード部材の配設部に絶縁層となる高融点ガラスを
塗布した後、焼成して金属基板を形成する際に、該高融
点ガラス焼成時に、外部リードの端部表面を高融点ガラ
スから露出させて配置し、金属基板に一体化し、 前記金属基板上面に内部リードとなるAlまたはCuか
らなる金属薄膜を前記外部リード部材露出部と接続させ
て被着し、 金属基板面に半導体チップを固着し該チップと内部リー
ドをワイヤーボンディングし、 少なくとも前記半導体チップを被包するキャップを低融
点ガラスを介して前記金属基板と一体化す工程とからな
る半導体パッケージの製造方法である。
That is, the present invention provides a method for manufacturing a semiconductor package in which a semiconductor chip is placed on the top surface of a substrate, internal leads and external leads are arranged, and the semiconductor package is sealed with a cap. Department,
After applying high melting point glass to the parts where the inner and outer lead members are arranged, when firing it to form a metal substrate, the end surfaces of the outer leads are exposed from the high melting point glass when the high melting point glass is fired. A thin metal film made of Al or Cu, which will become an internal lead, is attached to the upper surface of the metal substrate by connecting it to the exposed portion of the external lead member, and a semiconductor chip is fixed to the surface of the metal substrate. The method for manufacturing a semiconductor package includes the steps of wire bonding the chip and internal leads, and integrating at least a cap enclosing the semiconductor chip with the metal substrate via a low-melting glass.

また、この発明は、内部リード材にAl、外部リード材
にCuまたCu合金あるいは表面にCuめっきした素材
を用いたことを効果的に利用した半導体パッケージの製
造方法であり、 前記構成からなる金属基板を形成し、 金属基板上面に内部リードとなるAlからなる金属薄膜
を被着し、 該内部リードの一端部に、CuまたはCu合金あるいは
表面にCuめっきした外部リード部材の一端部を載置し
たのち、加熱、拡散して固着し、金属基板面に半導体チ
ップを固着し該チップと内部リードをワイヤーボンディ
ングし、 少なくとも前記半導体チップを被包するキャップを低融
点ガラスを介して前記金属基板と一体化することを特徴
とする半導体パッケージの製造方法である。
Further, the present invention is a method for manufacturing a semiconductor package that effectively utilizes the use of Al for the internal lead material and Cu or Cu alloy for the external lead material, or a material whose surface is plated with Cu, and includes a metal having the above structure. A substrate is formed, a thin metal film made of Al that becomes an internal lead is deposited on the top surface of the metal substrate, and one end of an external lead member made of Cu or a Cu alloy or whose surface is plated with Cu is placed on one end of the internal lead. Thereafter, the semiconductor chip is fixed by heating and diffusion, and the semiconductor chip is fixed on the surface of the metal substrate, and the chip and internal leads are wire-bonded, and a cap enclosing at least the semiconductor chip is bonded to the metal substrate via low-melting glass. This is a method for manufacturing a semiconductor package characterized by integrating the semiconductor package.

好ましい実施態様 この発明に用いる基板材料としては、Fe−Cr合金(
18Cr−Fe等)、Fe−Ni−0r系合金(42N
i−6Cr−Fe等)、Fe−Ni系合金(42Ni−
Fe等)、Fe−Ni−Co系合金(29Ni−16C
o−Fe等)などの公知の低熱膨張合金が使用できる。
Preferred Embodiment The substrate material used in this invention is Fe-Cr alloy (
18Cr-Fe, etc.), Fe-Ni-0r alloy (42N
i-6Cr-Fe, etc.), Fe-Ni alloy (42Ni-
Fe, etc.), Fe-Ni-Co alloy (29Ni-16C
Known low thermal expansion alloys such as o-Fe, etc.) can be used.

特に、後述する高融点ガラスやチップ等の熱膨張係数に
対応して最適な合金を選定することが望ましい。
In particular, it is desirable to select an optimal alloy in accordance with the coefficient of thermal expansion of high melting point glass, chips, etc., which will be described later.

また、基板材に、熱放散性を考慮して、熱伝導性の良い
Cu、 Cu合金等を中間層に配置した上記低熱膨張合
金のクラツド材、例えば、インバーICu/インバー、
コバール/Cu/コバールを用いることもできる。
In addition, in consideration of heat dissipation, the substrate material may be a cladding material of the above-mentioned low thermal expansion alloy in which Cu, Cu alloy, etc. with good thermal conductivity is arranged in the intermediate layer, such as Invar ICu/Invar,
Kovar/Cu/Kovar can also be used.

上記低熱膨張合金の上面に被着する高融点ガラスとして
は、pb系ガラス等が採用でき、チップからの発熱等を
考慮すると、チップ、基板材との熱膨張係数差が小さく
、機械的強度が高いことが望ましく、また、リード部材
のAl、 Cuとの濡れ性がよいことが望ましい。
As the high melting point glass to be adhered to the upper surface of the above low thermal expansion alloy, PB glass etc. can be used. Considering heat generation from the chip, the difference in thermal expansion coefficient between the chip and the substrate material is small, and the mechanical strength is low. It is desirable that the bonding temperature is high, and that the wettability with Al and Cu of the lead member is good.

この発明において、高融点ガラスは、キャップとの封着
に用いる低融点ガラスとの相対的比較での高融点であり
、封着時に溶融しない高融点ガラスであればよく、前記
条件や低融点ガラスの特性、さらに製造作業性を考慮し
て接着に必要なガラスの溶融、軟化温度を適宜選定する
とよい。
In this invention, the high melting point glass has a high melting point relative to the low melting point glass used for sealing with the cap, and may be any high melting point glass that does not melt during sealing. It is preferable to appropriately select the melting and softening temperature of the glass necessary for adhesion, taking into consideration the characteristics of the glass and manufacturing workability.

さらに高融点ガラスは、後述する内部リードとなる金属
薄膜配線を形成する際に採用される手段に応じて、例え
ばエツチング等を採用する場合には、これらのエツチン
グ液等によって反応しないよう、耐食性のすぐれたもの
を選定することが望ましい。
Furthermore, depending on the method used to form the metal thin film wiring that will become the internal leads (described later), high-melting point glass may be coated with corrosion-resistant material to prevent it from reacting with the etching solution. It is desirable to select an excellent one.

低熱膨張合金への高融点ガラスの被覆は、該高融点ガラ
ス焼成時に外部リード部材を同時に固着する場合は、リ
ード部側厚みを考慮し所定の粒度(通常200メツシユ
〜300メツシユ)からなるガラス粉末をスクリーン印
刷や電着等により、所要厚みに塗布したのち焼成して一
体化する等の公知の技術が採用できる。
To coat the low thermal expansion alloy with high melting point glass, if the external lead member is to be fixed at the same time when the high melting point glass is fired, glass powder consisting of a predetermined particle size (usually 200 mesh to 300 mesh) is used, taking into consideration the thickness of the lead part side. Known techniques can be employed, such as applying the material to a desired thickness by screen printing, electrodeposition, etc., and then baking and integrating the material.

また、予め金属基板上に内部リードの金属薄膜配線を形
成したのち、該配線端部に外部リード部材を載置し加熱
、拡散して固着する手段を採用する場合は、上記スクリ
ーン印刷、電着等の他、該基板の上面に高融点ガラス板
を配置した後、高融点ガラスの軟化温度以上に加熱、加
圧して一体化する方法も採用できる。
In addition, if a method is adopted in which a metal thin film wiring of an internal lead is formed on a metal substrate in advance, and then an external lead member is placed on the end of the wiring and fixed by heating and diffusing, the above-mentioned screen printing, electrodeposition In addition to the above, it is also possible to adopt a method in which a high melting point glass plate is placed on the upper surface of the substrate and then heated and pressurized to a temperature higher than the softening temperature of the high melting point glass to integrate them.

金属基板の低熱膨張合金板の厚さくA)と高融点ガラス
の厚さくB)との比A/Bは、絶縁耐圧、相互の熱膨張
率、熱伝導率等を考慮して選定するが、通常10 / 
0.5〜1015の範囲が望ましい。
The ratio A/B between the thickness A) of the low thermal expansion alloy plate of the metal substrate and the thickness B) of the high melting point glass is selected taking into consideration dielectric strength voltage, mutual coefficient of thermal expansion, thermal conductivity, etc. Normally 10/
A range of 0.5 to 1015 is desirable.

高融点ガラスの絶縁層は、必ずしも金属基板の全面に設
ける必要はなく、金属基板の少なくとも封着部、内外リ
ード部材の配設部に設けるとよく、例えば、チップから
の熱の放散性を考慮して、金属基板へ直接チップを固着
することができる。
The insulating layer of high melting point glass does not necessarily have to be provided on the entire surface of the metal substrate, but it is better to provide it at least in the sealing area of the metal substrate and in the area where the inner and outer lead members are arranged.For example, taking into consideration the dissipation of heat from the chip. By doing so, the chip can be directly fixed to the metal substrate.

さらに、低熱膨張合金と高融点ガラスとの密着性を改善
するために、低熱膨張合金と高融点ガラスとの間に酸化
被膜を介在させることが望ましく、特に低熱膨張合金が
Crを含有する場合には、出願人の先の提案(特開昭6
3−47955号)の如く、低熱膨張合金の主面に熱処
理によりCr2O3を主体とする酸化被膜を形成し、そ
の後高融点ガラスを被覆する等の手段を採用することが
できる。
Furthermore, in order to improve the adhesion between the low thermal expansion alloy and the high melting point glass, it is desirable to interpose an oxide film between the low thermal expansion alloy and the high melting point glass, especially when the low thermal expansion alloy contains Cr. is based on the applicant's earlier proposal (Japanese Unexamined Patent Publication No. 6
No. 3-47955), a method such as forming an oxide film mainly composed of Cr2O3 on the main surface of a low thermal expansion alloy by heat treatment and then covering it with high melting point glass can be adopted.

すなわち、Crを含有する低熱膨張合金板を平坦なセラ
ミック板で挾み、加圧しながら露点10〜50℃の湿潤
H2ガス中で、1000℃〜1300℃に加熱して、膜
厚10pm以下のCr2O3を主体とする酸化被膜を形
成したのち、該酸化被膜を介して低熱膨張合金板主面に
高融点ガラスを被覆する。
That is, a low thermal expansion alloy plate containing Cr is sandwiched between flat ceramic plates and heated to 1000°C to 1300°C in a moist H2 gas with a dew point of 10°C to 50°C while applying pressure to form a Cr2O3 film with a film thickness of 10 pm or less. After forming an oxide film mainly composed of , high melting point glass is coated on the main surface of the low thermal expansion alloy plate through the oxide film.

一方、チップを被包するためのキャップの材料には、前
記の基板材料と同様に公知の低熱膨張合金が使用でき、
この際、キャップ材料は必ずしも基板材料と同一材料と
する必要はなく、また、透明ガラスなど他の材料を用い
ることもできる。
On the other hand, as the material of the cap for enclosing the chip, a known low thermal expansion alloy can be used, similar to the above-mentioned substrate material.
At this time, the cap material does not necessarily have to be the same material as the substrate material, and other materials such as transparent glass can also be used.

キャップを封着するための低融点ガラスは、キャップと
基板との封着接合部のみに配置すれば良く、キャップへ
の被着手段は作業性等を考慮して、スクリーン印刷や電
着後焼成する等公知の手段が採用できる。
The low melting point glass for sealing the cap needs to be placed only at the sealing joint between the cap and the substrate, and the method of adhering it to the cap may be screen printing or electrodeposition followed by firing, taking into consideration workability. Known means such as doing this can be employed.

また、低熱膨張合金との密着性を向上させるため、低融
点ガラスとの間に酸化被膜を介在することも好ましい。
Further, in order to improve the adhesion with the low thermal expansion alloy, it is also preferable to interpose an oxide film between the low melting point glass and the low thermal expansion alloy.

上記低融点ガラスは、キャップ材料である低熱膨張合金
、透明ガラス等との熱膨張率、熱伝導率差等の他、キャ
ップと金属基板との接合が、チップボンディング後に行
なわれるため、これらの接合に悪影響を与えないよう極
力接着温度の低いものを設定することが望まれる。例え
ば、溶融温度が500℃以下のpb系ガラス等が採用で
きる。
The above-mentioned low melting point glass has a difference in thermal expansion coefficient and thermal conductivity with the cap material such as a low thermal expansion alloy or transparent glass, etc., and the bonding between the cap and the metal substrate is performed after chip bonding. It is desirable to set the bonding temperature as low as possible so as not to adversely affect the bonding temperature. For example, PB glass having a melting temperature of 500° C. or lower can be used.

この発明において、内部リードは、絶縁層を形成する高
融点ガラスの上面に、AlまたはCuからなる金属薄膜
配線を公知の薄膜形成技術を用いて容易に精度良く被着
することができ、厚さは5〜10pm程度が望ましい。
In this invention, the internal lead can be formed by easily and precisely depositing a metal thin film wiring made of Al or Cu on the upper surface of the high melting point glass forming the insulating layer using a known thin film forming technique. is preferably about 5 to 10 pm.

すなわち、内部リードの被着には、絶縁層の上面の所定
位置にマスク処理を施した後、AlまたはCuを蒸着し
、再度マスク材を除去する方法や、予め絶縁層の上面全
面にAlまたはCuを貼付したり、蒸着等にて被着した
後、エツチング処理にて不要な部分を除去する方法等が
採用できる。
In other words, the internal leads can be deposited by masking a predetermined position on the upper surface of the insulating layer, then depositing Al or Cu, and then removing the mask material again, or by applying Al or Cu to the entire upper surface of the insulating layer in advance. A method may be adopted in which Cu is pasted or deposited by vapor deposition or the like, and then unnecessary portions are removed by etching.

内部リードのA1、Cuは、例えばW、Mn−Mo合金
等に比べ低価格であるだけでなく、蒸着やエツチング等
の薄膜形成技術が適用しやすく、またチップとのワイヤ
ーボンディングも容易にできる利点がある。
A1 and Cu for the internal leads are not only cheaper than, for example, W or Mn-Mo alloys, but also have the advantage that thin film formation techniques such as vapor deposition and etching can be easily applied, and wire bonding with chips is also easy. There is.

また、W、 Mn−Mo合金等に比べ電気抵抗が小さく
、使用時の発熱の低減や応答時の向上に寄与することが
できる。特に、Alの場合は高融点ガラスとの密着性が
高く、使用中における薄膜配線の剥がれ等による損傷や
誤動作を著しく低減することができる。
In addition, it has a lower electrical resistance than W, Mn-Mo alloys, etc., and can contribute to reducing heat generation during use and improving response time. In particular, in the case of Al, it has high adhesion to high melting point glass, and can significantly reduce damage and malfunction due to peeling of thin film wiring during use.

上記の内部リードの端部に接続され外部リードとなるリ
ードフレームやリードピンには、金属基板や金属キャッ
プに用いる材料と同様な公知の低熱膨張合金が採用でき
、従来のリードフレーム材の外面にCuめっきしたもの
など、Cu、 Cu合金と同等の電気抵抗等の特性を有
するものが好ましい。
The lead frame and lead pins that are connected to the ends of the internal leads and serve as external leads can be made of a known low thermal expansion alloy similar to the material used for metal substrates and metal caps, and the outer surface of conventional lead frame materials is made of Cu. It is preferable to use a plated material having characteristics such as electrical resistance equivalent to Cu or Cu alloy.

図面に基づく開示 第1図a、b、第3図、第4図及び第5図はこの発明方
法によって製造された半導体パッケージの一実施例を示
す縦断説明図である。第2図a−d、第6図a−eはこ
の発明の製造工程の一実施例を示す半導体パッケージの
部分縦断説明図である。
DISCLOSURE BASED ON THE DRAWINGS FIGS. 1a, b, 3, 4, and 5 are longitudinal sectional views showing one embodiment of a semiconductor package manufactured by the method of the present invention. FIGS. 2a-d and 6a-e are partial longitudinal sectional views of a semiconductor package showing an embodiment of the manufacturing process of the present invention.

第1図a図に示す半導体パッケージ(10)は、上面中
央部にチップ(11)を載置する金属基板(12)に、
低熱膨張合金板の全面に絶縁層として高融点ガラス(1
3)を被覆した構成のものを用いている。
The semiconductor package (10) shown in FIG.
High melting point glass (1
3) is used.

高融点ガラス(13)層上に設けられている外部リード
(14)は所謂リードフレームからなり、同様に絶縁層
上に所要パターンで薄膜形成されたA1またはCu薄膜
配線からなる内部リード(15)の一端部を積層して接
続しである。さらに内部リード(15)はボンディング
ワイヤ(16)でチップ(11)と接続しである。
The external leads (14) provided on the high melting point glass (13) layer consist of a so-called lead frame, and the internal leads (15) likewise consist of A1 or Cu thin film wiring formed in a desired pattern on the insulating layer. One end of each is laminated and connected. Furthermore, the internal leads (15) are connected to the chip (11) with bonding wires (16).

低熱膨張合金から形成された金属キャップ(17)は、
上記金属基板(12)上に配置されているチップ(11
)、内部リード(15)及びボンディングワイヤ(16
)をともに被包し、低融点ガラス(18)を介して前記
金属基板(12)と封着される。
The metal cap (17) is made of a low thermal expansion alloy.
The chip (11) placed on the metal substrate (12)
), internal leads (15) and bonding wires (16)
) and are sealed to the metal substrate (12) via a low melting point glass (18).

上記構成において、金属キャップ(17)と金属基板(
12)との封着部に外部リード(14)、内部リード(
15)ともに挟持されているため接合強度が大きく、ま
た、両者の接合部におけるクラックの発生を防止するこ
とが可能となり、極めて高い封止効果が得られる。
In the above configuration, the metal cap (17) and the metal substrate (
12), the external lead (14) and the internal lead (
15) Since they are sandwiched together, the bonding strength is high, and it is possible to prevent cracks from occurring at the bonded portion between the two, resulting in an extremely high sealing effect.

また、第1図す図に示す半導体パッケージ(20)は、
上述のa図の半導体パッケージ(10)と同様構成から
なり、金属キャップ(27)と金属基板(22)との封
着部に外部リード(24)、内部リード(25)ともに
挾持する構成と効果は同様であり、さらに、チップ(2
1)からの熱放散性を図るため、金属基板(22)の上
面中央部に凹部を設けて高融点ガラス(23)を被着す
ることなく、チップ(21)を載置したものである。
Moreover, the semiconductor package (20) shown in FIG.
It has the same structure as the semiconductor package (10) shown in Fig. a above, and has the structure and effect that both the external lead (24) and the internal lead (25) are sandwiched between the metal cap (27) and the metal substrate (22). is the same, and in addition, the chip (2
In order to improve heat dissipation from 1), a recess is provided in the center of the upper surface of the metal substrate (22), and the chip (21) is placed thereon without covering the high melting point glass (23).

第2図a−dに基づいて上述の第1図a図の半導体パッ
ケージの製造方法を詳述する。
A method for manufacturing the semiconductor package shown in FIG. 1a will be described in detail based on FIGS. 2a to 2d.

まず、a図に示す如く、低熱膨張合金板の全面に絶縁層
となる高融点ガラス(13)をスクリーン印刷等にて塗
布したのち、外部リード(14)の所要端部表面(14
a)が高融点ガラス(13)から露出するよう配置し、
これらを700℃〜1000℃の温度で焼成して一体化
して金属基板(12)を形成する。
First, as shown in Figure a, after applying high melting point glass (13) to serve as an insulating layer on the entire surface of a low thermal expansion alloy plate by screen printing or the like, a desired end surface (14) of an external lead (14) is applied.
a) is arranged so that it is exposed from the high melting point glass (13),
These are fired and integrated at a temperature of 700° C. to 1000° C. to form a metal substrate (12).

また、高融点ガラス(13)を塗布する以前に、予め低
熱膨張合金板の上面に熱処理を施して酸化膜を形成し、
あるいはさらに外部リード(14)の表面にも同様に酸
化処理等の表面処理を施し、高融点ガラス(13)との
密着性を向上させることができる。
In addition, before applying the high melting point glass (13), heat treatment is performed on the upper surface of the low thermal expansion alloy plate in advance to form an oxide film.
Alternatively, the surface of the external lead (14) may be similarly subjected to surface treatment such as oxidation treatment to improve its adhesion to the high melting point glass (13).

b図は、MまたはCuからなる金属薄膜配線を形成して
内部リード(15)を配設する工程を示す。金属基板(
12)の高融点ガラス(13)の上面の所定位置に、例
えば、ステンレス板にエツチングにて所要パターンに穿
孔した治具やマスク材を用い、MまたはCuを蒸着した
のち治具やマスク材を除却でし所定形状の金属薄膜配線
を形成する。
Figure b shows the process of forming metal thin film wiring made of M or Cu and arranging internal leads (15). Metal substrate (
12) M or Cu is evaporated at a predetermined position on the upper surface of the high melting point glass (13) using a jig or mask material that is etched into a stainless steel plate in a desired pattern, and then the jig or mask material is evaporated. By removing it, a metal thin film wiring having a predetermined shape is formed.

あるいは、予め高融点ガラス(13)の上面全面にAl
またはCuの薄板を貼付したり、蒸着等にて被着したの
ち所定位置に樹脂等からなるマスク材を被着し、さらに
酸またはアルカリ等のエツチング液にて金属薄膜の不要
な部分を除去するとともに、再度有機溶剤にてマスク材
を除却して所定形状の金属薄膜配線を形成できる。
Alternatively, Al may be applied to the entire upper surface of the high melting point glass (13) in advance.
Alternatively, after pasting a Cu thin plate or depositing it by vapor deposition, etc., a mask material made of resin or the like is applied to a predetermined position, and then unnecessary parts of the metal thin film are removed using an etching solution such as acid or alkali. At the same time, the mask material is removed again using an organic solvent to form metal thin film wiring in a predetermined shape.

いずれの場合も金属薄膜配線の形成に際し図示する如く
、内部リード(15)の一端部を前記外部リード(14
)に接続させる。
In either case, when forming the metal thin film wiring, one end of the internal lead (15) is connected to the external lead (14).
).

つぎに0図に示す如く、上記金属基板(12)上面中央
部にチップ(11)を、ろう材や接着材等で固着したの
ち、内部リード(15)とチップ(11)をAl、 A
u等のボンディングワイヤ(16)にて接続する。
Next, as shown in Figure 0, the chip (11) is fixed to the center of the upper surface of the metal substrate (12) with brazing material, adhesive, etc., and then the internal leads (15) and the chip (11) are bonded to Al, A, etc.
Connect with a bonding wire (16) such as u.

さらにd図に示す如く、低熱膨張合金からなる金属キャ
ップ(17)を、低融点ガラス(18)を介して前記金
属基板(12)と一体化する。
Further, as shown in Figure d, a metal cap (17) made of a low thermal expansion alloy is integrated with the metal substrate (12) via a low melting point glass (18).

この際、金属キャップ(17)は被包するチップ(11
)の形状寸法に応じてカップ状、平板状等に適宜加工す
るとともに、また、低融点ガラス(18)を予め金属キ
ャップ(17)の所定位置にスクリーン印刷や電着等に
て塗布しておき、これらを金属基板(12)に載置した
後焼成一体化することが望ましい。
At this time, the metal cap (17) is attached to the chip (11) to be encapsulated.
) is suitably processed into a cup shape, flat plate shape, etc. according to the shape and dimensions of the metal cap (17), and a low melting point glass (18) is applied in advance to a predetermined position of the metal cap (17) by screen printing, electrodeposition, etc. It is desirable that these are placed on a metal substrate (12) and then fired and integrated.

封着時の焼成温度は、低融点ガラス(18)の利賀等に
応じて選定する必要があり、かつチップ(11)、内部
リード(15)等に悪影響を及ぼさない範囲(通常40
0℃〜500℃)で選定しなければならない。
The firing temperature during sealing must be selected according to the low melting point glass (18), etc., and must be within a range that does not adversely affect the chip (11), internal leads (15), etc. (usually 40
0°C to 500°C).

第3図に示す半導体パッケージ(30)は、基本的には
第1図a図の構成と同様であり、内部リード(34)が
金属キャップ(37)と金属基板(32)との封着部に
挾持されず、外部リード(35)のみが間部に挾持され
る構成であり、第2図に示す各工程に従って製造するこ
とができる。
The semiconductor package (30) shown in FIG. 3 has basically the same structure as that shown in FIG. It has a structure in which only the external lead (35) is held between the parts without being held between them, and can be manufactured according to each process shown in FIG.

第4図に示す半導体パッケージ(40)は、外部リード
(44)にリードピンを用いた場合の実施例である。
The semiconductor package (40) shown in FIG. 4 is an example in which lead pins are used for the external leads (44).

詳述すると、チップ(41)を配置する金属基板(42
)は、上述の各半導体パッケージと同様に低膨張合金板
の上面に絶縁層として高融点ガラス(43)を被覆して
あり、リードピンからなる外部リード(44)は、例え
ば、金属基板(42)に形成された貫通孔より、金属基
板(42)との絶縁を確保する高融点ガラス管(44a
)に挿通した外部リード(44)を挿入し、外部リード
(44)上端部を高融点ガラス(43)層より突出露出
させ、同様に絶縁層上に所要パターンので薄膜形成され
たAlまたはCuからなる金属薄膜配線である内部リー
ド(45)を積層して接続しである。さらに内部リード
(45)はボンディングワイヤ(46)でチップ(41
)と接続しである。
In detail, a metal substrate (42) on which a chip (41) is placed
) has a high melting point glass (43) coated as an insulating layer on the upper surface of a low expansion alloy plate as in each of the semiconductor packages described above, and an external lead (44) consisting of a lead pin is, for example, a metal substrate (42). A high melting point glass tube (44a) that ensures insulation with the metal substrate (42) is inserted through the through hole formed in the
), the upper end of the external lead (44) is exposed to protrude from the high melting point glass (43) layer, and a thin film of Al or Cu is similarly formed in the required pattern on the insulating layer. Internal leads (45), which are metal thin film wiring, are stacked and connected. Furthermore, the internal leads (45) are connected to the chip (41) using bonding wires (46).
) is connected.

低熱膨張合金から形成された金属キャップ(47)は、
上記金属基板(42)上に配置されているチップ(41
)、内部リード(45)及びボンディングワイヤ(46
)をともに被包し、低融点ガラス(48)を介して前記
金属基板(42)と封着される。
The metal cap (47) is made of a low thermal expansion alloy.
Chip (41) placed on the metal substrate (42)
), internal leads (45) and bonding wires (46)
) and are sealed to the metal substrate (42) via a low melting point glass (48).

第4図に示す半導体パッケージ(40)は、外部リード
(44)にリードピンを用いているため、金属基板(4
2)の所定位置に予め貫通孔を形成しておき、高融点ガ
ラス管(44a)に挿通した外部リード(44)を貫通
孔に挿入する必要があるが、基本的な製造方法は第2図
に示す各工程においてリードフレームをリードピンに代
えるのみであり、上述の如く内部リード(45)の形成
、ワイヤボンディング、金属キャップ(47)の一体化
等はいずれも同様である。
The semiconductor package (40) shown in FIG. 4 uses lead pins for the external leads (44), so the metal substrate (40)
2) It is necessary to form a through hole in advance at a predetermined position and insert the external lead (44) inserted into the high melting point glass tube (44a) into the through hole, but the basic manufacturing method is shown in Figure 2. In each of the steps shown in , the lead frame is only replaced with a lead pin, and the formation of the internal leads (45), wire bonding, integration of the metal cap (47), etc. are all the same as described above.

第5図に示す半導体パッケージ(50)は、特に、内部
リード(55)としてAlを、外部リード(54)にC
uまたはCu合金あるいは表面にCuめっきした素材を
用いた場合に有効な構成であり、金属基板(52)の高
融点ガラス(53)の上面に内部リード(55)を薄膜
形成したのち、該端部に、外部リード(54)を積層載
置し、これを加熱・拡散にて一体化した構成である。
In particular, the semiconductor package (50) shown in FIG.
This configuration is effective when using u or Cu alloy, or a material whose surface is plated with Cu. After forming a thin film of the internal lead (55) on the top surface of the high melting point glass (53) of the metal substrate (52), It has a structure in which external leads (54) are laminated on the top and integrated by heating and diffusion.

第6図a−e図に基づいて上記半導体パッケージ(50
)の製造方法を詳述する。
Based on FIG. 6 a-e, the semiconductor package (50
) manufacturing method will be explained in detail.

まずa図に示す如く、低膨張合金板上面に絶縁層となる
高融点ガラス(53)をスクリーン印刷等にて塗布した
のち、700℃〜1000℃の温度で焼成してこれらを
一体化し、金属基板(52)を形成する。
First, as shown in Figure a, a high melting point glass (53) that will serve as an insulating layer is applied on the top surface of a low expansion alloy plate by screen printing, etc., and then baked at a temperature of 700°C to 1000°C to integrate them. A substrate (52) is formed.

第5図の構成においては、高融点ガラス(53)を焼成
する際に外部リードを固定す・る必要がないため、低膨
張合金板に高融点ガラス板を載置したのちガラスの軟化
温度以上に加熱、加圧して一体化する方法も採用でき、
両者間に酸化膜を介在させて密着度を向上させることも
できる。
In the configuration shown in Figure 5, there is no need to fix the external lead when firing the high melting point glass (53), so after placing the high melting point glass plate on the low expansion alloy plate, It is also possible to use a method of integrating by heating and pressurizing.
Adhesion can also be improved by interposing an oxide film between the two.

b図はAlからなる金属薄膜配線を形成し内部リード(
55)を設ける工程を示す。この金属薄膜の形成方法は
第2図す図にて説明した方法と同様である。
Figure b shows the internal leads (
55) is shown. The method for forming this metal thin film is the same as the method explained with reference to FIG.

つぎにC図に示す如く、内部リード(55)上にCuま
たはCu合金あるいは表面にCuめっきした素材からな
る外部リード(54)を載置したのち、加熱拡散して一
体化する。外部リード(54)にCu合金を使用する場
合は、要求される密着度を得るために少なくとも50w
t%のCuを含有していることが必要である。
Next, as shown in Figure C, an external lead (54) made of Cu, a Cu alloy, or a material whose surface is plated with Cu is placed on the internal lead (55), and then heated and diffused to integrate. When using Cu alloy for the external lead (54), at least 50W is required to obtain the required degree of adhesion.
It is necessary to contain t% of Cu.

また、加熱温度は、高融点ガラスの溶融温度以下とする
ことが望ましく、しかも十分な拡散を実現するためには
、通常N2雰囲気、H2雰囲気等で530℃〜600℃
の範囲で選定することが望ましい。
In addition, it is desirable that the heating temperature be below the melting temperature of the high-melting point glass, and in order to achieve sufficient diffusion, the heating temperature is usually 530°C to 600°C in an N2 atmosphere, H2 atmosphere, etc.
It is desirable to select within the range of .

つぎにd図に示す如く、上記金属基板(52)上面中央
部にチップ(51)を、ろう材や接着材等で固着したの
ち、内部リード(55)とチップ(51)をAl、 A
u等のボンディングワイヤ(56)にて接続する。
Next, as shown in Figure d, the chip (51) is fixed to the center of the upper surface of the metal substrate (52) with brazing material, adhesive, etc., and then the internal leads (55) and the chip (51) are bonded to Al, A, etc.
Connect with a bonding wire (56) such as u.

さらにe図に示す如く、低熱膨張合金からなる金属キャ
ップ(57)を、低融点ガラス(58)を介して前記金
属基板(52)と一体化する。
Further, as shown in Figure e, a metal cap (57) made of a low thermal expansion alloy is integrated with the metal substrate (52) via a low melting point glass (58).

第6図d、eに示す工程は第2図c、dに示す工程と同
様、封着温度等について考慮することが望ましい。
In the steps shown in FIGS. 6d and 6e, it is desirable to consider the sealing temperature, etc., as in the steps shown in FIGS. 2c and d.

発明の効果 以上に示す如く、この発明の製造方法により得られる半
導体パッケージは基板、あるいはさらにキャップに低熱
膨張合金材を用いガラス封着するため ■機械的強度に富み、破損の危険性が極めて低くなり、
軽量化、小型化でき取扱い安くなる。
Effects of the Invention As shown above, the semiconductor package obtained by the manufacturing method of the present invention has high mechanical strength and extremely low risk of breakage because the substrate or cap is sealed with glass using a low thermal expansion alloy material. Become,
Lighter weight, smaller size, and cheaper to handle.

■従来のパッケージ等に比べて熱放散性が大幅に向上す
る。
■Significantly improves heat dissipation compared to conventional packages.

■電磁気的なシールドが可能となり、外部ノイズによる
影響が低減する。
■Enables electromagnetic shielding, reducing the effects of external noise.

■従来のリードフレームのみを用いた構成に比べ、ワイ
ヤボンディングを行なう先端部分が高精度に形成でき、
多ピン化、小型化に大きく寄与することができる。
■Compared to the conventional structure using only lead frames, the tip part where wire bonding is performed can be formed with high precision.
It can greatly contribute to increasing the number of pins and downsizing.

■Al、 Cuを使用できることから、Auメッキ等を
必要とせず安価であるばかりでなく電気抵抗を低減する
ことができ、使用時の発熱低減、高速応答等を可能とす
る。
- Since Al and Cu can be used, it is not only inexpensive without the need for Au plating, but also reduces electrical resistance, allowing for reduced heat generation and high-speed response during use.

実施例 態凪 一実施例として第1図に示半導体パッケージを作成した
場合を説明する。
Embodiment As an embodiment, the case where the semiconductor package shown in FIG. 1 was created will be described.

30mmX長さ30mmX0.2mmの42Ni−6C
r−Feからなる低熱膨張合金板(熱膨張係数:95〜
100xlO’/℃)の上面に、露点33℃の温潤H2
ガス中で1150℃に加熱して膜厚1.0−のCr2O
3を主とする酸化被膜層を形成したのち、絶縁層となる
pb系高融点ガラス(熱膨張係数:94xlO−7/”
C)をスクリーン印刷にて塗布し、さらに800℃にて
焼成してこれらを一体化し金属基板となした。焼成後の
高融点ガラスの厚さは0.05mmであった。
42Ni-6C of 30mm x length 30mm x 0.2mm
Low thermal expansion alloy plate made of r-Fe (thermal expansion coefficient: 95~
100xlO'/°C) on the upper surface of the
Cr2O with a film thickness of 1.0-
After forming an oxide film layer mainly composed of 3, PB-based high melting point glass (thermal expansion coefficient: 94xlO-7/"
C) was applied by screen printing and further baked at 800° C. to integrate them to form a metal substrate. The thickness of the high melting point glass after firing was 0.05 mm.

上記焼成時に、外部リードとして厚さ0.15mmの4
2Ni−Feからなるリードフレーム(熱膨張係数:5
0 x 10’ / ’C)を上面を露出させて上記金
属基板に一体化した。
During the above firing, a 0.15 mm thick 4
Lead frame made of 2Ni-Fe (coefficient of thermal expansion: 5
0 x 10'/'C) was integrated into the metal substrate with the top surface exposed.

次いで、内部リードとして所要形状からなるAl薄膜配
線を、マスク材としてステンレス治具を用い蒸着にて形
成し、前記リードフレームの露出。
Next, an Al thin film wiring having a desired shape as an internal lead is formed by vapor deposition using a stainless steel jig as a mask material, and the lead frame is exposed.

面と接続した。この時のAl薄膜の厚さは10pmであ
った。
connected to the surface. The thickness of the Al thin film at this time was 10 pm.

その後、チップを前記絶縁層の上面に接着剤にて固着し
、該チップとAl薄膜配線をAlボンディングワイヤに
て接続した。
Thereafter, the chip was fixed to the upper surface of the insulating layer with an adhesive, and the chip and the Al thin film wiring were connected using an Al bonding wire.

キャップには、前記金属基板と同材質の低熱膨張合金を
用い、予めCr2O3膜形成熱処理を施した後、所定位
置にPb系低融点ガラス(熱膨張係数:80xlO−7
/”C)をスクリーン印刷にて被着しておき、前記金属
基板上に載置し450℃にて焼成することによって金属
基板と一体化し、Al薄膜配線、リードフレームをとも
に封着部で挾持した。
The cap is made of a low thermal expansion alloy made of the same material as the metal substrate, and after being heat-treated to form a Cr2O3 film, a Pb-based low melting point glass (thermal expansion coefficient: 80xlO-7) is placed at a predetermined position.
/''C) is applied by screen printing, placed on the metal substrate and baked at 450°C to integrate with the metal substrate, and the Al thin film wiring and lead frame are both sandwiched by the sealing part. did.

この発明の半導体パッケージと第7図に示す如く、基板
、キャップともにプラスチックからなる従来の半導体パ
ッケージとを比較したところ、この発明の半導体パッケ
ージの熱放散性が35〜50%程度向上することが確認
された。
When comparing the semiconductor package of the present invention with a conventional semiconductor package whose substrate and cap are both made of plastic as shown in Fig. 7, it was confirmed that the heat dissipation performance of the semiconductor package of the present invention was improved by about 35 to 50%. It was done.

また、電磁気的なシールド効果により外部ノイズによる
影響が低減されることも確認した。
We also confirmed that the electromagnetic shielding effect reduces the effects of external noise.

去静旦壌 外部リードとして0.15mmの29Ni−16Co−
Feからなるリードフレーム(熱膨張係数:50xlO
’/ ’C)に3.5pm厚みのCuめっきしたリード
フレームを用い、第5図に示す半導体パッケージを作成
した。
0.15mm 29Ni-16Co- as an external lead
Lead frame made of Fe (coefficient of thermal expansion: 50xlO
A semiconductor package shown in FIG. 5 was prepared using a Cu-plated lead frame having a thickness of 3.5 pm.

金属基板を構成する低熱膨張合金板、高融点ガラスの材
質、被覆方法、Al金属薄膜からなる内部リードの製造
方法、金属キャップを構成する低熱膨張合金の材質、低
融点ガラスの材質、焼成方法等はいずれも実施例1と同
様とした。
Low thermal expansion alloy plate constituting the metal substrate, material of high melting point glass, coating method, method for manufacturing internal leads made of Al metal thin film, material of low thermal expansion alloy constituting the metal cap, material of low melting point glass, firing method, etc. Both were the same as in Example 1.

ただし、上記CuめっきしたリードフレームはAl金属
薄膜配線の一端部に載置し、N2雰囲気中にて550℃
に加熱することによって一体化した。
However, the above Cu-plated lead frame was placed on one end of the Al metal thin film wiring and heated to 550°C in an N2 atmosphere.
They were integrated by heating.

得られた半導体パッケージも実施例1と同様の効果を示
していた。
The obtained semiconductor package also exhibited the same effects as in Example 1.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a、b、第3図、第4図及び第5図はこの発明方
法によって製造された半導体パッケージの一実施例を示
す縦断説明図である。 第2図a−d、第6図a−eはこの発明の製造工程の一
実施例を示す半導体パッケージの部分縦断説明図である
。 第7図は従来のプラスチックパッケージの縦断面説明図
である。 1G、20,30,40,50・・・半導体パッケージ
、11.21,31,41,51・・・チップ、12.
22,32,42,52・・・金属基板、13.23,
33,43,53・・・高融点ガラス、14.24,3
4,44,54・・・外部リード、15.25,35,
45,55・・・内部リード、16.26,36,46
.56・・・ボンディングワイヤ、17.27.37,
47.57・・・金属キャップ、18.28,38,4
8,58・・・低融点ガラス。
1a and 1b, FIG. 3, FIG. 4, and FIG. 5 are longitudinal sectional views showing one embodiment of a semiconductor package manufactured by the method of the present invention. FIGS. 2a-d and 6a-e are partial longitudinal sectional views of a semiconductor package showing an embodiment of the manufacturing process of the present invention. FIG. 7 is an explanatory longitudinal cross-sectional view of a conventional plastic package. 1G, 20, 30, 40, 50... semiconductor package, 11. 21, 31, 41, 51... chip, 12.
22, 32, 42, 52...metal substrate, 13.23,
33,43,53...High melting point glass, 14.24,3
4,44,54...external lead, 15.25,35,
45, 55...internal lead, 16.26, 36, 46
.. 56...Bonding wire, 17.27.37,
47.57...metal cap, 18.28,38,4
8,58...Low melting point glass.

Claims (1)

【特許請求の範囲】 1 基板上面に半導体チップを載置し内部リードと外部リー
ドを配設してキャップで封着した半導体パッケージの製
造方法において、 金属基板となる低熱膨張合金板面の少なくとも封着部、
内外リード部材の配設部に絶縁層となる高融点ガラスを
塗布した後、焼成して金属基板を形成する際に、該高融
点ガラス焼成時に、外部リードの端部表面を高融点ガラ
スから露出させて配置し、金属基板に一体化し、 前記金属基板上面に内部リードとなるAlまたはCuか
らなる金属薄膜を前記外部リード部材露出部と接続させ
て被着し、 金属基板面に半導体チップを固着し該チップと内部リー
ドをワイヤーボンディングし、 少なくとも前記半導体チップを被包するキャップを低融
点ガラスを介して前記金属基板と一体化することを特徴
とする半導体パッケージの製造方法。 2 基板上面に半導体チップを載置し内部リードと外部リー
ドを配設してキャップで封着した半導体パッケージの製
造方法において、 金属基板となる低熱膨張合金板面の少なくとも封着部、
内リード部材の配設部に絶縁層となる高融点ガラスを塗
布した後、焼成して金属基板を形成し、 金属基板上面に内部リードとなるAlからなる金属薄膜
を被着し、 該内部リードの一端部に、CuまたはCu合金あるいは
表面にCuめっきした外部リード部材の一端部を載置し
たのち、加熱、拡散して固着し、 金属基板面に半導体チップを固着し該チップと内部リー
ドをワイヤーボンディングし、 少なくとも前記半導体チップを被包するキャップを低融
点ガラスを介して前記金属基板と一体化することを特徴
とする半導体パッケージの製造方法。
[Claims] 1. A method for manufacturing a semiconductor package in which a semiconductor chip is placed on the top surface of a substrate, internal leads and external leads are arranged, and the semiconductor package is sealed with a cap, comprising the steps of: sealing at least the surface of a low thermal expansion alloy plate serving as a metal substrate; wearing part,
After applying high melting point glass to the parts where the inner and outer lead members are arranged, when firing it to form a metal substrate, the end surfaces of the outer leads are exposed from the high melting point glass when the high melting point glass is fired. A thin metal film made of Al or Cu, which will become an internal lead, is attached to the upper surface of the metal substrate by connecting it to the exposed portion of the external lead member, and a semiconductor chip is fixed to the surface of the metal substrate. A method for manufacturing a semiconductor package, characterized in that the chip and internal leads are wire-bonded, and at least a cap enclosing the semiconductor chip is integrated with the metal substrate via a low-melting glass. 2. In a method for manufacturing a semiconductor package in which a semiconductor chip is placed on the top surface of a substrate, internal leads and external leads are arranged, and sealed with a cap, at least the sealed portion of the surface of the low thermal expansion alloy plate serving as the metal substrate,
After applying high melting point glass to serve as an insulating layer to the arrangement portion of the inner lead member, it is fired to form a metal substrate, and a thin metal film made of Al that will become the inner lead is deposited on the top surface of the metal substrate, and the inner lead is One end of an external lead member made of Cu or Cu alloy or whose surface is plated with Cu is placed on one end, and then heated, diffused and fixed, and a semiconductor chip is fixed on the metal substrate surface, and the chip and internal leads are bonded together. A method of manufacturing a semiconductor package, comprising: performing wire bonding to integrate at least a cap enclosing the semiconductor chip with the metal substrate via a low melting point glass.
JP1123067A 1989-05-17 1989-05-17 Method of manufacturing semiconductor package Expired - Lifetime JPH0756886B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1123067A JPH0756886B2 (en) 1989-05-17 1989-05-17 Method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1123067A JPH0756886B2 (en) 1989-05-17 1989-05-17 Method of manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
JPH02303053A true JPH02303053A (en) 1990-12-17
JPH0756886B2 JPH0756886B2 (en) 1995-06-14

Family

ID=14851375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1123067A Expired - Lifetime JPH0756886B2 (en) 1989-05-17 1989-05-17 Method of manufacturing semiconductor package

Country Status (1)

Country Link
JP (1) JPH0756886B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233378B1 (en) * 1996-11-15 1999-12-01 김영환 Heat radiation type column lead package
WO2012108083A1 (en) * 2011-02-07 2012-08-16 株式会社Neomaxマテリアル Cover material for airtight sealing, package for housing electronic components, and method for manufacturing cover material for airtight sealing
WO2016121586A1 (en) * 2015-01-29 2016-08-04 株式会社日立金属ネオマテリアル Cover material for hermetic sealing and electronic component-containing package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992552A (en) * 1982-11-19 1984-05-28 Hitachi Ltd Semiconductor device
JPS60182748A (en) * 1984-02-29 1985-09-18 Fujitsu Ltd Package of semiconductor device and assembly thereof
JPS60206054A (en) * 1984-03-30 1985-10-17 Sumitomo Electric Ind Ltd Lead frame
JPS6489347A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992552A (en) * 1982-11-19 1984-05-28 Hitachi Ltd Semiconductor device
JPS60182748A (en) * 1984-02-29 1985-09-18 Fujitsu Ltd Package of semiconductor device and assembly thereof
JPS60206054A (en) * 1984-03-30 1985-10-17 Sumitomo Electric Ind Ltd Lead frame
JPS6489347A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233378B1 (en) * 1996-11-15 1999-12-01 김영환 Heat radiation type column lead package
WO2012108083A1 (en) * 2011-02-07 2012-08-16 株式会社Neomaxマテリアル Cover material for airtight sealing, package for housing electronic components, and method for manufacturing cover material for airtight sealing
CN103354950A (en) * 2011-02-07 2013-10-16 株式会社新王材料 Cover material for airtight sealing, package for housing electronic components, and method for manufacturing cover material for airtight sealing
JPWO2012108083A1 (en) * 2011-02-07 2014-07-03 株式会社Neomaxマテリアル Hermetic sealing lid, electronic component storage package, and method for manufacturing hermetic sealing lid
WO2016121586A1 (en) * 2015-01-29 2016-08-04 株式会社日立金属ネオマテリアル Cover material for hermetic sealing and electronic component-containing package
KR20170091684A (en) * 2015-01-29 2017-08-09 히타치 긴조쿠 가부시키가이샤 Hermetic sealing lid member and electronic component housing package
CN107210266A (en) * 2015-01-29 2017-09-26 日立金属株式会社 Hermetic sealing cap material and electronic unit store packaging body
TWI608572B (en) * 2015-01-29 2017-12-11 Hitachi Metals Ltd Hermetically sealed cover material and electronic component storage package

Also Published As

Publication number Publication date
JPH0756886B2 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
US5578869A (en) Components for housing an integrated circuit device
US5629559A (en) Package for semiconductor device
US4876588A (en) Semiconductor device having ceramic package incorporated with a heat-radiator
US20030210533A1 (en) Multi-chip package having improved heat spread characteristics and method for manufacturing the same
US20040075168A1 (en) Semiconductor device bonded on circuit board via coil spring
JPH06342853A (en) Package for semiconductor element
JP3804747B2 (en) Manufacturing method of semiconductor device
WO1996030942A1 (en) Components for housing an integrated circuit device
JPH07231069A (en) Semiconductor device, manufacture thereof and lead frame used therefor
JPH02303053A (en) Manufacture of semiconductor package
JPH02303052A (en) Semiconductor package
JPH06169051A (en) Lead frame and manufacture thereof and semiconductor package
JP2572092Y2 (en) Semiconductor device package
JPS62205650A (en) Substrate for semiconductor device
JP3045940B2 (en) Semiconductor device and manufacturing method thereof
JPS6083356A (en) Semiconductor device
JPS62131526A (en) Gold plated electronic part
JPS60206054A (en) Lead frame
JPH07211851A (en) Lead frame
JP3335657B2 (en) Semiconductor package
JPH06112339A (en) Ceramic package
JPH07202109A (en) Semiconductor package
JP2003060106A (en) Laminated ceramic package and electronic component using the same
JPH0945804A (en) Semiconductor package
JPH09266265A (en) Semiconductor package