JPH02302146A - 相互接続システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、データ回線終端装置ＤＣＥやデータ端末装置
ＤＴＥのようなユーザの機器を通信処理装置に接続する
ための相互接続システムに関する。

本発明の相互接続システムは、ユーザ機器の接続を行な
うものであり、通信処理ユニットの回線アダプタのどの
入力ボートにどんなタイプの機器が接続されてもよく、
またその動作が接続された機器の外形やタイプに自動的
に適応できる能力を備えた回線アダプタを提供するもの
である。

Ｂ、従来の技術 回線アダプタを介して通信制御装置のような通信処理ユ
ニットに接続されるユーザ機器ＤＣＥやＤＴＥ（７）タ
イプには、Ｒ５２３２，Ｖ２４．Ｖ２４、ＶＳ２．ｘ２
１等の多数の標準化されたインターフェースがある。そ
のため、種々の回線インター回路は、標準化されたイン
ターフェースの異なった物理的特徴に適応するようにさ
れるべきである。その結果、接続されているユーザ機器
を、違ったインターフェースを持つユーザ機器と置変え
ようとすると、回線インターフェース回路を変換する必
要があり、またその交換を考慮に入れて通信制御装置を
再構成する必要がある。

米国特許第４，７６０，５７３には、通信制御装置の回
線走査手段を、シリアル送信、受信多重リンクを介して
連結する基本的な多重インターフェースが開示されてい
る。データ及び制御ビットは、２つのスロットが、１つ
はデータ、他の１つは制御ビット用として各ユーザ・ラ
インに割り当てられ、同期したフレームに変換される。

データと制御スロットのフォーマットは全ユーザ機器に
共通である。回線インターフェース回路に備えつけられ
、受取ったビット及び制御、データスロットフォーマッ
トに基いて送信されるべきビットを処理する特別な回路
に加えて、前記インターフェース回路に接続され異種の
ユーザ機器に適応する特殊な回線端末回路が装備される
必要がある。

データ処理の分野において、どのボートやカードがどこ
に接続されているかをマイクロプロセッサや中央処理装
置が決定できるシステムがよく知られている。そのよう
なシステムが、米国特許第４．５５６，９５３号及び米
国特許第４，６７０゜８５５号に開示されている。この
種のシステムは、通信制御装置に接続されるべきユーザ
機器の数が多い場合、非常に多数のワイヤーと接続ピン
を必要とするので、通信の分野では利用できない。

Ｃ０発明が解決しようとする課題 本発明の目的は、どのようなタイプのユーザ機器、ＤＣ
ＥやＤＴＥにも、単一の接続モジュールを介して通信制
御装置の適当な入力ボートに接続できる、相互接続シス
テムを提供することにある。

００課題を解決するための手段 本発明の相互接続システムによれば、標準インターフェ
ースを介して通信処理装置の各回線アダプタに取付けら
れるユーザ機器（ＵＥ）の数を最大ｎにすることができ
る。

回線アダプタは、回線アダプタに装着される各ユーザ機
器に少くとも１つのエンティティを有するデータ及び制
御スロットエンティティでデータ及び制御情報が搬送さ
れる、送信直列リンクと受信直列リンクとを備えている
。ｎ個のエンティティが、期間Ｔに送信、受信リンクに
搬送されるフオームを形成し、通信処理ユニットの内部
動作のための制御情報を搬送するために、各制御スロッ
トは、少くとも１個の内部制御ビットエと、ユーザ機器
からあるいはそれに向けて制御情報を搬送するための少
くとも１個の外部制御ビットＥとを含んでいる。

相互接続システムは以下の特徴を有する。

通信制御装置の各回線アダプタに標準化されたインター
フェース・リード線を介してｎ個のユーザ器機を接続す
る相互接続システムであって、上記回線アダプタは送信
直列リンクと受信直列リンクを備え、回線アダプタに装
着される各ユーザ機器に対して少くとも１個のエンティ
ティを有するデータ及び制御スロットエンティティによ
りデータ及び制御情報が上記リンク上を搬送されるもの
であり、ｎ個の上記エンティティが周期Ｔで送信及び受
信直列リンク上で搬送されるフレームを形成各制御スロ
ットは、通信制御装置の内部動作に対する制御情報を搬
送する少くとも１個の内部制御ビットとユーザ機器との
間で制御情報を送受するための制御情報搬送用の少くと
も１個の外部制御ビットとを含んでいる相互接続システ
ムにおいて、 上記送信直列リンク及び、受信直列リンクに接続され、
ｎ　／　ｐ　＝　ｇが整数となるＰ組の出力、入力直列
リンクを有するディスパッチ手段を備え、該ディスパッ
チ手段は、上記送信直列リンクからデータ及び制御スロ
ットエンティティを受け取り、ｇ個のデータ及び制御ス
ロットエンティティを持つＰ組のセットを組立て、各デ
ータ及び制御スロットエンティティに１個のバンド外ス
ロットを加え１ｇ個のデータ、制御及びバンド外スロッ
トからなるＰ組の各々を、Ｐ組の出力直列リンクの１つ
に各々、フレーム周期Ｔで供給する第１の送信手段と、 上記入力直列リンクで受信したビットから受信直列リン
クに送るフレームを組立てるための第１の受信手段とを
有し、 各々、長距離送信手段とｇ個の同じ接続インターフェー
スを有する接続ボックスとを有するＰ組の遠隔接続手段
を備え、 上記各接続ボックスのｇ個の接続インターフェースは、
上記長距離通信手段を介してＰ組中の一組の出力、入力
直列リンクの１つに接続されており、 さらに、ユーザ機器に特有の標準インターフェースを持
つ遠隔モジュールを備え、 上記各ユーザ機器は、前記接続インターフェースに接続
された遠隔モジュールを介して回線アダプタに装着され
、 上記各遠隔モジュールは、前記接続インターフェースに
接続されたユーザ機器の標準インターフェースに適合す
るものであり、 該遠隔モジュールは、前記出力直列リンク及び第２の受
信手段に接続され、データ及び制御スロット内に配列さ
れた上記ユーザ機器のデータ及び制御ビットを前記第１
受信手段の入力直列リンクに供給する第２の送信手段を
有し、 該第２の送信手段は、接続されたユーザ機器に割り当て
られた各ｇ個のデータ、制御及びバンド外スロットのセ
ットを選択し、前記回線アダプタから送られてきた指令
に対して上記内部ビットにより応答するものであり、 該内部ビットは、前記バンド外スロットを介して受信さ
れ、接続されたユーザ機器から、データ及び制御スロッ
トに追加された前記バンド外スロットの前記第２の受信
手段を介して、前記回線アダプタに復帰する前記指令に
対する応答を生成するものである。

８１作用 ユーザ機器は、そのユーザ機器に対応した標準インター
フェースを有する遠隔モジュールを介して通信処理装置
に接続される。ｇ個までの遠隔モジュールが１個の接続
ボックスに持続可能である。

Ｐ個の接続ボックスが各々１個のリンクアダプタを介し
て１個のマルチプレクサに接続される。

各遠隔モジュールは、アドレスストア手段とその遠隔モ
ジュールに接続された標準インターフェースのタイプを
ストアするパラメータストア手段を有する。各接続ボッ
クスは、各接続インターフェースに個有のアドレスを発
生する手段を有し、ユーザ機器が遠隔モジュールを介し
て接続インターフェースに接続されたとき、接続インタ
ーフェースのアドレスが遠隔モジュールのアドレスレジ
スタにストアされる。遠隔モジュールは、回線アダプタ
から受信した、遠隔モジュールの識別を要求する識別指
令に対して、バンド外スロットにストアされているアド
レスとパラメータをもって応答する。

Ｆ７実施例 第１図に示すように、本発明の通信制御装置の回線アダ
プタ２は、データスロット及び制御スロットの各々につ
いて、ユーザ設備ＵＥ　（図示せず）に送られるべきデ
ータビット及び制御ビットを。

送信リンクＸＭＩＴ４に供給する０回線アダプタ２の機
能は、ユーザ回線を走査することであり、よく知られて
いるように、ＩＢＭ３７４５通信制御システムのような
通信制御装置は、複数の回線アダプタを備えている。

回線アダプタ２には、最大数ｎ個のユーザ機器ＵＥが装
着されることを前提とし、この数は、本発明の実施例で
は、３２である。ユーザ機器に割り当てられたデータ制
御スロットは、各ユーザ機器に対して少くとも１個のデ
ータスロットと、１個の制御スロットを持つようにフレ
ームが構成されている。

フレーム局間が１２５マイクロ秒であり、回線８上に供
給され、伝送、受信動作のタイミングを決めるビット・
クロック信号は、４．０９６メガヘルツの周波数である
と仮定しよう。３２個のユーザ機器ＵＥが存在し、アダ
プタ２は、最高毎秒６４キロビツトのデータ転送率で動
作し各ユーザ機器に割り当てられた１個のデータスロッ
トと１個の制御スロットを含むフレームを形成すると仮
定しよう、より高速のデータ転送率を持つユーザ機器に
適合するために、高速のユーザに対しては、フレーム中
に複数のスロットが割り当てられる。

その場合１回線アダプタで走査されるユーザ機器の数は
減少する。

このような状況において、本発明の相互接続システムは
、ＸＭＩＴリンク４のフレームと回線８のクロック信号
を受信し、連続したデータ及び制御スロットから得たデ
ータ及び制御ビットを非直列化し、この非直列化された
データ及び制御ビットを、選択されたバス１４−１ない
し１４−８を介して選択されたリンクアダプタ１２−１
ないし１２−８に並列に送るようにゲート制御するマル
チプレクサ／デマルチプレクサ回路ＭＵＸ／ＤＥＭＵＸ
　　１０を備えている。回路１ｏはさらに、バス１６−
１ないし１６−８を介して並列のデータ及び制御スロッ
トを受取り、それをリンクＲＣｖ６に送るためのフレー
ムとして直列化する。

リンクアダプタ１２の数は、ｎの約数である。

実施例において、Ｐ＝８のリンクアダプタ／２−１ない
し１２−８があり、各々、選択されたユーザ機器に割り
当てられた、ｇ、＝ｎ／ｐ＝４のデータスロット及び制
御スロットを処理する。例えば、データ及び制御スロッ
ト０，８，１６．−２４がリンクアダプタ１２−１で処
理され、データ及び制御スロット１，９，１７．２５が
リンクアダプタ１２−２で処理される。以下同様にして
、最後に、データ及び制御スロット７．１５，２３゜３
１がリンクアダプタ１２−８で処理される。マルチプレ
クサ・デマルチプレクサ回路１０はまた、バス１８−１
ないし１８−８．に指令を、回線２０−１ないし２ｏ−
８にビット・クロック信号、バス２４−１ないし２４−
８にスロット番号指示を供給する。さらに、回、［２１
−１ないし２１−８ノコ一ド違反（ＣＯＤＥ　　ＶＩＯ
ＬＡＴＩＯＮ）指令、回線２２−１ないし２２−８のロ
ード指令をリンクアダプタ１２−１ないし１２−８に送
る。

また、回路１０及びリンクアダプタ１２−１ないし１２
−８に関連して後で詳しく述べるように、リンクアダプ
タ１２−１ないし１２−８がらロード指令を、回線２３
−１ないし２３−８に受信する。

各リンクアダプタ１２−１ないし１２−８は長いケーブ
ル２８−１ないし２８−８を介して、遠隔地の接続ボッ
クス３０−１ないし３０−８に接続されている。

種々のケースの要求に応えるために、ケーブルの長さは
、１１０メートルから数キロメートルまで変わりうる。

ケーブル２８−１ないし２８−８は、単純な。

撚られたペアのケーブルか光学ファイバーでよい。

各ケーブル２８は、３組の導線を含んでいる。

すなわち、送信の組３２．受信の組３４及びクロックの
組３６である。送受信の組３２−１ないし３２−８及び
３４−１ないし３４−８は、接続ボックス３０−１ない
し３０−８及び活動遠隔モジュールＡ　ＲＭ　３１−０
ないし３１−３１を介して接続されるユーザ機器があれ
ば、４つの割り当てられたユーザ機器にデータ及び制御
ビットを搬送する。

ケーブル２８−１ないし２８−８は、入力コネクタ３５
−１ないし３５−８を介して接続ボックス３０−１ない
し３０−８に接続されている。更に、出力コネクタ３７
−〇ないし３７−０ないし３１−３１を接続ボックスに
接続できる。

各接続ボックスは、後で第５図を引用して詳細に説明さ
れる接続手段及び、コネクタ３７−３１を介して活動遠
隔モジュールＡＲＭ３１−０ないし３７−３１を介して
接続される各遠隔モジュールＡＲＭのアドレスを発生す
るための手段３８を備えている。

遠隔モジュールＡＲＭの詳細については後で第５図を引
用して説明する。ここでは、短い接続ケーブル４０−０
とユーザ機器をアダプタ２に接続するための端末コネク
タ４１−０だけが示されている。

当然のことながら、上記各遠隔モジュールが、上記短か
いケーブルと端末コネクタを備えている。

遠隔モジュール３１と端末コネクタだけが、ユーザ機器
を接続するための特別の構成要素である。

リンクアダプタ及び接続ボックスの存在ｔこより、通信
制御装置に装着されるユーザ機器のタイプに対応した、
必要な遠隔モジュールを接続することによって、通信制
御装置の構成を変更することができ、また、回線アダプ
タは、後で述べるように、ユーザ機器の形態を認識する
。

この認識は、接続された遠隔モジュールＡＲＭの、タイ
プ／アドレス／データ　レート（ｒａｌｅ）パラメータ
がメモリ４２に記録され、バス１８−１ないし１８−８
を介してプロセスを開始するための指令を送る能力を備
えた回線アダプタ２の制御のもとでなされる。

メモリ４２は、ｎ個、本発明の実施例では、アドレス０
から３１までの３２個の位置を有する。

各位置はもし対応のコネクタ３７−０ないし３７−３１
に接続されたＡＲＭモジュールがあればそのＡＲＭパラ
メータをストアするために、各出力コネクタ３７−０な
いし３７−３１に割り当てられる。

メモリのアドレスはリンクアダプタ１２−１ないし１２
−９、あるいはマルチプレクサ／デマルチプレクサ回路
１０によって、ア下レスバス４３上に生成される。アド
レス位置に対する回線４５上の書き込み指令は、書き込
まれるべきバス４４上のデータと同様に、リンクアダプ
タ１２−１ないし１２−９によって生成される。

メモリ読み呂し指令は回線アダプタで生成され、導線４
６を活動化するマルチプレクサ／デマルチプレクサ回路
１０によって復号され、回線アダプタ２に送られるべき
読み呂しデータはバス４７を介して回路１０に供給され
る。

前記米国特許第４．７６０．５７３に詳細に述べられて
いるように、データ及び制御スロットエンティティは、
望ましいフォーマットを有する。

第２図にこのフォーマットを示す。

第２図に示すように、データスロットは、データビット
を含んでいる。ユーザ機器は、毎秒６４キロビツト以下
のデータ転送率で動作するので、データスロットは、８
個の有効データビットよりも少なくてよい。有効データ
ビットの数は、第２図には示されていない可変区切り構
成によって表示される。制御スロットは、データスロッ
トが８個の有効なビットを有する時、１にセットされる
第１ビツト”Ｇ”を含んでいる。

次に、受信制御スロットＲＣＶは、送信要求を起すため
に、１をセットするＴＲビットを含んでいる。他の制御
ビットは、送信、受信制御スロットに共通であり、これ
らは、内部制御情報を搬送する１個の“Ｉ”ビットと、
外部制御情報の搬送に用いられる３個の“Ｅ”ビット及
び１個の奇偶数検査ビット“Ｐ”である。

制御スロットに番号をつけるために、“Ｎ”ビットが用
いられる。

本発明の実施例において、ＸＭＩＴ及びＲＣＶリンク４
．６でフレームを搬送するのに用いられる指令は、よく
知られたマンチェスター（Ｍａｎｃｈｓｓｔｅｒ）コー
ドである。フレームの周期は、フレームの第１ビツトの
コード妨害によって実行される。

第３図（第３Ａ図、第３Ｂ図）に、マルチプレクサ／デ
マルチプレクサ回路１ｏの詳細が示されている。この回
路は、送信部１０−ＸＭＩＴと受信部１Ｏ−ＲＣＶとを
備えている。

第３Ａ図の送信部１０−ＸＭＩＴにおいて、ユーザ機器
に送るべきフレームは、フレームの初めに回線５２にフ
レム同期信号を生成し回線５４に復号ビット列を生成す
るマンチェスターデコード回路５０によって、ＸＭエリ
ンク４から受信される０回線５４上のビット列は、回線
８上のクロック信号の制御のもとでシフトレジスタ５６
に入力され、フレーム同期信号及びクロック信号がスロ
ットカウンタ５８に供給される。カウンタ５８は、回線
５２上のフレーム同期信号によって零にリセットされ、
それから、１６ビツトが受信されるたびに、１ずつ増分
される。スロットカウンタ５８の内容は、バス６２を経
てデコード回路６０に送られる。デコード回路６０は、
シフト１ノジスタ５６に１６ビツトが受信される毎に、
すなわち、１個のデータスロットと１個の制御スロット
を含むエンティティが受信される毎に、活動化信号を回
線６４に出力する。デコード回路は、さらに、レジスタ
５４で組立てられてスロットのエンティティが回線アダ
プタ１２−１ない、Ｌ、１２−８に各々ロードされるべ
き、活動化されたＬ　ＯＡ　Ｄ　”信号を回線２２−１
ないし２２−８上に生成する。

回線２２−１ないし２２−８上（７）ＬＯＡＤ信号ハ、
リンクアダプタ１２−１ないし１２−８へ供給され、前
述したように、データ及び制御スロットが受信されるべ
き所定のアダプタにシフトレジスタ５６の内容をロード
する。さらに、デコード回路６０は、スロットカウンタ
５８が、１，２，３゜４．５，６，７，８になる毎に、
すなわち、データ及び制御スロットエンティティの４つ
のセットの開始毎に、各フレームで、リンクアダプタ１
２−１ないし１２−８に送られる、コード違反（Ｃ○Ｄ
Ｅ　　ＶＩＯＬＡＴＩＯＮ）制御信号を回線２１−１な
いし２１−８に供給する。

アダプタ２は、′工”ビットによって指令を送る。この
数ビットを含む指令は、連続的なスロットのＩＩ　Ｉ”
ビットをコーディングすることによって送られる。各ス
ロットの“Ｉ　Ｎビットは１回線６４上の活動化信号に
よって制御されるＡＮＤゲート６５に送られる。か”く
して、各スロットから受信し、ＡＮＤゲート６５の出力
として供給される“工”ビットは、シフトレジスタ６．
６に入力される０種々の指令が、アダプタ２に送られる
。これらの指令は、デコード回路６８によって復号され
る。デコード回路６８が、全てのあるいは選ばれた遠隔
モジュールＡＲＭに宛てられたレジスタ６６の指令を復
号したとき、これらの指令は、ゲート回路７０によって
バス１８に送り出される。

すなわち、デコード回路６０に供給された指令に含まれ
ていた遠隔モジュールのアドレスに応答してデコード回
路６０で生成されたロード信号の制御によって、リンク
アダプタ１２に送られる。

全ての、あるいは選ばれた遠隔モジュールに向けられた
一個の特別な指令が、初期化の時にあるいは周期的に供
給されて接続されたモジュールを特定するｒＡＲＭパラ
メータ」読み出し指令である。デコード回路６８が、所
定のアドレスＸに対する「メモリ」読み出し指令を復号
したとき、ゲート回路７０が、リード制御回路４６を活
動化し、アドレスバス４３にメモリ４２のアドレスを与
える。

第３Ｂ図の受信部１Ｏ−ＲＣＶにおいて、リンクアダプ
タ１２−１ないし１２−８からＲＣＶリンク１６−１な
いし１６−８を経由して送られたフレームが、回線２３
−１ないし２３−８からの［ロード」指令と共に受信さ
れる。リンク１６−１ないし１６−８及び回線２３−１
ないし２３−８は、回線２３−１ないし２３−８の中の
１つの回線の「ロード」指令でゲト回路７６を制御し、
１６ビツトシフトレジスタ７８に受信したデータ制御ス
ロットエンティティを供給する。ロード指令回線は、後
で詳しく説明するように、リンクアダプタ１２−１ない
し１２−８によって活動化される。

シフトレジスタ７８の内容は、回線８上のクロック信号
の制御のもとでシフトされ、受信した直列ビットフレー
ムをＲＣＶリンク６に生成するマンチェスターエンコー
ダ回路８０に転送される。

送信ビット列と受信ビット列９間に１６ビツトの遅れが
あるので、フームの最初の、「コード違反」によって実
行される受信ビット列のフレーム同期は、デコーダ８４
の出力回線８２上のフレーム同期信号によって制御され
る。デコーダ８４は、スロットカウンタ８６の内容を復
号する。この値は、スロットカウンタ５８の内容に１１
１”を加えたのに等しい。デコーダ８４はまた、バス２
４−１ないし２４−８を介して、リンクアダプタ１２−
１ないし１２−８に供給されるスロット計数値をバス２
４上に供給する。

デコーダ８４は、２スロツト毎に、回線８８上に、ＡＮ
Ｄゲート９０の状態を決める活動化信号を提供する。

回線４６上の読み出し指令に応答して、メモリ４２から
読み出されるデータは、レジスタ９４からゲートされ読
み出し指令によってレジスタ９２ヘゲートされるヘッダ
構成ＩＩ　ＨＩｔと共に、シフトレジスタ９２にストア
される。ヘッダ構成“Ｈ”は、それに続く指令のタイプ
を表わしている。シフトレジスタ９２の内容は、マンチ
ェスタエンコーダ回路８０を経てアダプタ２へ送られる
ように、回１１１３８上のクロック信号の制御下で、Ａ
ＮＤゲート９０を介してシフトレジスタ７８の制御スロ
ットの“工”ビット位置へシフトされる。

リンクアダプタ１２−１ないし１２−８は同様な構成で
あるが、第４図に、例えばリンクアダプタ１２−１を例
にして、リンクアダプタの詳細な実施例を示す。これら
もまた、送信部１２−ＸＭＩＴと受信部１２−ＲＣＶを
備えている。

構成要素にはサフィックス１が付されている。

他のリンクアダプタ１２−２ないし１２−８は。

１２−１に代えてサフィックス２ないし８を付して説明
できるような、同じ構成を備えているが。

図面には示されていない。

リンクアダプタ１２−１の送信部１２−ＸＭＩＴは、２
４ビットシフトレジスタ１１０−１を含んでおり、第３
図のレジスタ５４のデータ及び制御スロットは１回線２
２−１の「ロード」信号が受信された時、すなわち、ス
ロットカウンタ６２の内容が、０，８，１６及び２４に
等しい時に、レジスタ１１０−１の２つの８ビツトステ
ージにロードされる。

もし、バス２２−１の上に生成された指令があれば、制
御及びデータスロットにバンド外スロットを追加するた
めに、残りの８ビツトのステ・−ジにロードされる。

回線２０−１上のクロック信号の周波数は、その出力回
線にシフトレジスタ１１０−１からマンチェスタエンコ
ーダ回路１１６−１にビットをストアするのを制御する
、毎秒７６８キロビツトの信号を供給するように、デバ
イダ１１２−１によって分割される。回線２１−１上の
活性「コード違反」信号の制御によってマンチェスタエ
ンコード回路１１６−１の出力側に発生する「コード違
反」をスロットエンティティの最初のビットに有するコ
ードビット列は、変成器１２０−１を介してＸＭＩＴ組
３２−１に送られるべく、ドライバー１１８−１に供給
される。

変成器１２０−１は、１次巻線１２１−．１と、接地さ
れた中央タップを有する２次巻線１２２−１を備えてい
る。回線１１４−４上のクロック信号は、変成４９１２
６−１を介してクロック組３６−１に送るべく、ドライ
バー１２４−１に供給される。変成器１２６−１は、１
次巻線１２７−ｉと、負電圧−■に接続された中央タッ
プを有する２次巻線１２８−１を備えている。受信部１
２−ＲＣＶにおいて、受信部３４−１で受信されたビッ
ト列は、変成器１４０−１を介してリンクアダプタに供
給される。

変成器１４０−１は、正の電源＋Ｖに接続されたタップ
を有する１次巻線１４１−１と、レシーバ１４４−１に
受信したビット列を供給する２次巻線１４２−１とを備
えている。レシーバ１４４−１の出力回線１４６−１は
、マンチェスターデコード回路１４８−１に接続され、
そして、受信したビットは、回線１１４−１上のクロッ
ク信号で制御されシフトレジスタ１５０−１に入力され
る。

回線１１４−１上のクロック信号は、ビットカウンター
１５２−１にも送られる。このカウンターは、マンチェ
スターデコード回［１４８−１が「コード違反」を復号
した時に零にリセットされ、２４ビツト時間がカウント
される毎に“１”だけ増加する。２４ビツトがカウント
される毎に、活動化信号が、回線１５３−１に送られる
。デコード回路１５４−１は、バス２４−１から送られ
て来たスロットカウンターの値を復号し、スロットカウ
ンタの値が０．８．１６あるいは２４になる毎に、その
出力回線に活動化信号を生成する。この出力回線は、回
線１５３−１と共にＡＮＤゲート１５Ｅｌ−１に接続さ
れ１回！２３−１にロード信号を生成する。レジスタ１
５０−１内のデータ及び制御スロットは、ＲＣＶバス１
６−１に供給される０回線２３−１上の活動化信号はＡ
ＮＤゲートアセンブリ１５６−１の状態を決める。すな
わち、もし、デコード回路１５８−１がバス１８−１に
、　ｒＡＲＭ・パラメータ」読み出し指令を復号したら
、ＡＮＤゲート１５６−１の出力回線４５に「書き込み
」制御信号を生成する。

書き込み動作が実行される時のメモリアドレスは、バス
２４−１から受取ったスロットカウンタ値に対応したメ
モリアドレスを発生するデコード回路１６０−１によっ
てアドレスバス４３に与えられる。そのようにアドレス
が指定されたメモリ位置に書き込まれるデータは、後で
述べるように、バンド外スロットに含まれている。

前に述べたように、フレームは３２のデータ及び制御ス
ロットエンティティを含んでおり、そのようなデータ及
び制御スロットを２つ含むエンティティは、０ないし３
１までの番号が付されている。そして、各エンティティ
は、各々、１つのメモリ位置０ないし３１及び遠隔モジ
ュール３１−０ないし３１−３１を介してユーザ機器が
各々接続されるコネクタ３７−Ｏないし３７−３１に対
応している。そのため、スロットエンティティ番号０な
いし３１の間に存在するものとリンクアダプタ１２−１
に接続されるコネクタ３７−Ｏないし３７−３の対応関
係は次の通りである。

＃　　　　８　　　　　　　　Ｉｆ　　　　３７−Ｉ　
　　　　　　　ＩＩ　　　　１＃　　　　１６　　　　
　　　ＩＩ　　　　３７−２　　　　　　　　＃　　　
　２＃２４　　　　　　　＃　　　　３７−３　　　　
　　　　＃　　　　３第５図において、接続ボックス３
０−１の入力コネクタ３５−１は、送信ワイヤ組３２−
１、受信ワイヤ組３４−１及びクロックワイヤ対３６−
１に接続された対の入力ピン１７０−１，１７２−１及
び１７４−１を備えている。

プリント回路１７６−１は、ＸＭＩＴ、ＲＣＶ及びクロ
ック対１７０−１，１７２−１及び１７４−１を、対応
するコネクタ３７−０．３７−１゜３７−２．３７−３
のピン、例えばコネクタ３７−〇内の１７８−０．１８
０−０及び１８２−０に各々接続可能としている。

コネクタ３７−０ないし３７−３は、各々２本のアドレ
スピン１８４−０ないし１８４−３を備えている。コネ
クタ３７−０の２本のアドレスピン１８４−０は、共に
抵抗ブリッジの中点１８５に発生するＯｖ電圧に接続さ
れており、抵抗ブリッジは、その上に変成器１２８−１
と１４１−１により対抗する電圧が発生する回線１９０
と１９２に接続された抵抗１８６と１８８を有する。

コネクタ３７−１において、右アドレスピンはポイント
１８５に接続され、左アドレスピンは、浮動状態に置か
れている。コネクタ３７−２において、左アドレスピン
がポイント１８５に接続され、右アドレスピンは浮動状
態、そして、コネクタ３７−３では、ＷＪアドレスピン
が浮動状態に置かれている。第６図は、遠隔モジュール
ＡＲＭ、例えばコネクタ３７−０に接続された時のモジ
ュールＡＲＭ３１−０を示している。

モジュールＡＲＭは、変成器１９６−０．１９８−〇及
び２００−０を備え、−次巻線２０２−０．２４０−０
及び２０６−０はコネクタ３７−〇のピン１７８−０．
１８０−０及び１８２−０に接続されている。変成器の
構成は、遠隔モジュール３７−Ｏに供給電圧を提供すべ
く、０ボルト電圧、＋Ｖボルト及び−Ｖボルトを各々巻
線２０２−０，２０４−０及び２０６−０に各々発生す
る。

さらに、ＸＭＩＴ組３２−１に与えられた送信ビット列
は、変成器１９６−０により、ドライバ２１０に供給さ
れ、クロック組３６−１に与えられたクロック信号は、
ドライバー２１２−０に供給される。

遠隔モジュールＡＲＭがコネクタ３７−０に装着された
とき、ＡＲＭアドレスは、（第６Ｂ図の）アドレスレジ
スタ２１４−０に入力される。モジュールによって装着
され・たユーザ機器ＵＥに送られるべきスロットエンテ
ィティは、モジュールアドレスによって決る０例えば、
スロットエンティティ０．８．１６及び２４は、回線ア
ダプタ１の長距離ケーブル２８−１で供給され、これら
のスロット・エンティティ・シーケンスは、ドライバ２
１０−０・によりマンチェスターデコード回路２１６−
０へ供給される。マンチェスターデコード回路２１６−
０は、スロットエンティティ“０″の最初のビットにあ
る「コード違反」を検出し、それに応答して同期回線２
１８−０を活動化する。

この活動化信号は、ドライバ２１２−０から回線２２２
−０を経て受信したビットクロックパルスを計数するス
ロットカウンタ２２０−０をリセットする。

スロットカウンタ２２０−０は２４ビツトクロツクが計
数される毎に１ずつ増分される。カウンタの値は、回線
２２１−０に出力され、レジスタ２１４−０からのモジ
ュールアドレスと共に、デコーダ２２４−０に送られる
。かくして、デコーダ２２４−０は、カウンタから送ら
れた値がモジュールアドレスによって有効化された時、
例えばモジュール３１−Ｏに関しカウンター２２０−０
から与えられた値が０となったとき、出力回線２２６−
０に活性化信号を供給する１回線２２６−〇上の活性化
信号は、ＡＮＤゲート２２８−０の状態を決める。この
ＡＮＤゲートは、マンチェスタデコード回路２１６−０
で復号されたビット列を受取り、回線２２２−０上のク
ロック信号の制御のもとで、スロットエンティ手イの制
御、データ及びバンド外スロットに含まれる２４ピツ１
〜をシフトレジスタ２３０−０にゲートする。

デコーダ２２４−０は、スロットカウンタ２２２−０が
モジュールアドレスに１を加えた値によって有効化され
た値に等しいとき、すなわち、レジスタ２３０−０に２
４ビツトが組立てられたとき、その出力回線２３２−０
に活動化信号を供給する。この信号は、ＸＭＩＴインタ
ーフェース回路２３４に供給され、ドライバ２３６−０
及び末端コネクタ４１−０を介して、接続されたユーザ
機器にデータビット及び制御ビットの送信を開始する。

接続されたユーザ機器からレシーバ２３８−０を経由し
て受信したデータビット及び制御ピッ［−は、第２図に
示すようなフォーマットのデータ及び制御スロットエン
ティティに変換するために受信ＲＣＶインターフェース
回路２４０−０に供給される。

ＸＭＩＴインターフェース回路２３４−０及びＲＣＶイ
ンターフェース回路２４０−０は、あるユーザ機器に対
して回線インターフェースカードＬＩＣにおいて実行さ
れまた前記米国特許にも述べられている機能を実行する
。すなわち、それは、ユーザピット及び制御ビットをユ
ーザ機器に接続された標準インターフェースを介して送
信するよう適合させ、受信したデータビット及び制御ビ
ットをデータ及び制御スロットのフォーマットに適合さ
せる。

後で詳しく述べるが、それらは、モジュールのタイプに
特有の付加的なロジック構造を含んでいる。

モジュールタイプのパラメータは、第６Ｂｌのレジスタ
２４２−０に記録される。受信インターフェース回路２
４０−０は受信したデータと受信したビット列のピット
クロック信号を検索する。

このピットクロック信号は、回線２４４−０ビット伝送
速度測定回路２４６−０に供給されたものであり、レジ
スタ２４８−０に、遠隔モジュールのパラメータの１つ
として、ユーザ機器のデータ転送率を記録する。

受信インターフェース回路２４０−０で配列されたデー
タ及び制御スロットは、３個の８ビットステージからな
るシフトレジスタ２５２−０の中の２個の８ビツトステ
ージにロードされる。レジスタ２３Ｑ−Ｑのバンド外ス
テージで組立てられたバンド外スロットは、デコーダ回
路２５４−０に供給され、その出力パス２５６−０は、
アダプタから送られたｒＡＲＭ　　パラメータ」読み出
し指令がレジスタ２３０−０のバンド外スロットに見出
されたら活動化される。バス２５６−０の活動化に応答
して、マルチプレクサ回路２６０−０は、レジスタ２１
４−０．２４２−０及び２４８−０から要求されたＡＲ
Ｍパラメータをゲートし、シフトレジスタ２５２−０の
第３のステージへデータ及び制御スロットと共にバンド
外スロッＩ−を送る。

ゲート回路は、インクリメン１−回路２５４−０、デコ
ード回路２５６−０及び適当な時にレジスタ２５２−０
の内容をシフトするために回線２５９−０にクロツタ信
号を供給する゛ＡＮＤゲート２５８−０を備えている。

インクリメント回路２５４−０は、スロットカウンタ２
２２−０の値を１だけ増加させる。インクリメント回路
２５４−０の出力は、アドレスレジスタ２１４−０から
モジュールアドレスも受け取るデコード回路２５６−０
に与えられる。デコード回路２５６−０は、活動化信号
をＡＮＤゲート２５８−０に与え、回線２２２−０から
のクロック信号をシフト制御回線２５９−０にゲートす
る。デコード回路２５６−０はまた、モジュールが接続
ボックスの最左端に接続されたときアドレスレジスタ２
１４−０内のアドレス値によって示されるように、回線
２６４−〇に「コード違反」信号を供給する。

レジスタ２５２−０の内容は、回線２６６−０上に移さ
れ、マンチェスターエンコード回路２６８−０に供給さ
れる０回路２６８−０の出力側に復号されたピットは、
ドライバ回路２７０−０に与えられ、変成器１９８−０
を介して接続ピン１８０−０に供給される。

本発明の実施例において、ＡＲＭモジュールに必要な電
圧は１回線アダプタから変成器を経て供給される。すな
わち、＋Ｖ及び−■ボルトが回線２８０−０．２８２−
０を介してドライバ及び受信回路２３６−０．２３８−
０に供給される。

次に、システムの動作を説明する。初期化段階及びその
後の更新段階の間、回線アダプタ２は、全リンクアダプ
タ１２−１ないし１２−８を指定して通常のｒＡＲＭ　
　パラメータ」読み出し指令を送る。装着されたＡＲＭ
モジュールは、その受信したバンド外スロットのパラメ
ータを送ることによって応答し、このパラメータは、メ
モリ４２にストアされる。

次に、回線アダプタ２は、メモリ読み出し指令を送り、
これに応答して、接続されたＡＲＭモジュールのパラメ
ータと位置情帽を受取る。毎秒６４キロビツトよりも高
いデータ転送率で動作する遠隔モジュールＡＲＭが所定
の接続ボックスに接続された場合、アダプタのマイクロ
プロセッサで実行中のマイクロ命令は、データ転送率の
高いユーザ機器が接続されたことに対応して、選択され
たＡＲＭモジュール（活動開始命令）に１よりも多いス
ロットを割り当て、他のＡＲＭモジュール（使用禁止指
令）を禁止状態にするために、活動開始及び使用禁止指
令を所定の接続ボックスの遠隔モジュールＡＲＭへ送る
。

例えば、毎秒２５６キロビツトで動作するユーザ機器が
ＡＲＭモジュール３１−１を介して接続され、ＡＲＭモ
ジュール３１−０．３１−２及び３１−３を介して毎秒
６４キロビツトで動作するユーザ機器が接続されたと仮
定すると、マイクロ命令は、ＡＲＭモジュール３１−０
．３１−２及び３１−３に使用禁止の指令を送る。これ
らの指令は、（第６Ａ図の）レジスタ２３０−０．２３
０−２及び２３０−３のバンド外スロットで受け取られ
、デコード回路２５４−０．２５４−２及び２５４−３
で復号され、それらの出力回線２９０−０．２９０−２
及び２９０−３を活動化する。

これらの出力は、デコード回路２２５−＆０．２２４−
２，２２４−３及び２５６−０．２５６−２゜２５６−
３に供給され、ＡＮＤ’ゲート２２８−０゜２２８−２
，２２８−３及び２５８−０．２５８−２及び２５８−
３が現在の状態から変るのを阻止し％ＡＲＭモジュール
３１−０．３１−２及び３１−３を使用禁止にする。

同時に、活動開始指令が、アダプタのマイクロプロセッ
サで実行中のマイクロコードにより、指定されたスロッ
ト番号と共にＡＲＭモジュール３１−１に送られる。こ
の指令は、活動状態のＡＲＭモジュールを指定するスロ
ット番号を示すコードと共に、（第６Ａ、第６Ｂ図の）
バス２９２−１を活動化するデコーダ２５４−１で識別
される。

このコードは、デコード回路２２４−１及び２５６−１
に送られ、ＡＲＭモジュール３１−１で処理された４つ
のスロット・エンティティを持つように、ＡＮＤゲート
２２８−１及び２５８−１の状態を決定する。

本発明によれば、ユーザ機器は、それの標準インターフ
ェースに適合する末端コネクタ４２及びＡＲＭモジュー
ル３１を介して回線アダプタ２のような、通信制御装置
の回線アダプタに接続される。

一般に、標準化されたインターフェース・リード線は、
データビット用に送信線、受信線、制御情報のために制
御線を備えている。

ＡＲＭモジュールの受信、送信インターフェース２４０
及び２３４の制御スロットにおいて、３個の外部制御ビ
ットＥＯ，Ｅｌ及びＥ２だけで全てのリード線情報を受
信、送信するために、制御線は３つのグループに分類さ
れる。

グループ１：高速再生制御線 このリード線上の情報は、装着されたユーザ機器に割り
当てられた制御スロットの全フレームを考慮に入れる（
すなわち再生＝　ｒｅｆｒｅｓｈ）必要がある。

グループ２：中間再生制御線 このリード線上の情報は、装着されたユーザ機器に割り
当てられた制御スロットの全ての第２フレームについて
再生される必要がある。

グループ４：低速再生制御線 このリード線上の情報は、装着されたユーザ機器に割り
当てられた制御スロットの全ての第４フレームについて
再生される必要がある。

以下表１ないし表５は、現在使用可能な標準インターフ
ェースのリストと各制御線のグループの分類である。こ
れらは、制御スロットＣＳビットＥＯ，Ｅｌ及びＥ２が
いかに制御線情報を搬送するのに用いられているかを示
している。表の中で、Ｋは、連続した値０，１，２・・
・・・・のような整数であるゆ ＡＲＭモジュールの送信、受信インターフェース２３４
，２４０は、データ及び制御スロットビットをドライバ
２３６（第６Ａ図）に供給される直列データビットに変
形しそしてデータ制御スロットでレシーバ２８２から受
取ったビン１〜を配列する送信、受信回路に加えて、表
に示したような標準インターフェースを有するロジック
回路を備えている。

第７図と第８図は、機器ユーザがＶ２４タイプの標準イ
ンターフェースを通信制御装置に接続した時使用される
ＡＲＭモジュールの送信、受信インターフェース２３４
，２４０に備えるべきロジック回路を示す、このインタ
ーフェースのモデム８力及びモデム入力制御線が表１−
１及び表１−２に示されている。

表２ないし表５に示された情報は、他の標準インターフ
ェースのＡＲＭモジュールの送信、受信インターフェー
ス２３４及び２４０のロジック回路を容易に実施可能と
する。

第７図に示すように、Ｖ２４標準インターフェースに適
応するＸＭＩＴインターフェース２３４内のロジック回
路は、回線２３２のビットクロツタ信号の制御で連続し
たフレームをカウントできるフレームカウンタ３００す
なわちモジュール４カウンタを備えており、フレーム０
の制御スロットのＮビットによって“Ｏｎにリセットさ
れる。

カウンタ３００は、フレーム番号がＱ＋４にで回線３０
２−０に活動信号を供給し、フレーム番号が１＋４にで
回線３０２−１に活動信号を、フレーム番号が２＋４に
で回線３０２−２に活動信号を、そして、フレーム番号
が３＋４にで回線３０２−３に各々活動信号を供給する
。なお、Ｋは０゜１．２・・・・・・のような整数であ
る。

アダプタ２は表１−１に示したように、連続したフレー
ムで制御線に供給される制御ビットを送り出す。シフト
レジスタ２３０の制御ステージに受け入れられた制御ビ
ットＥＯ，Ｅｌ、及びＥ２は制御スロットレジスタ３０
４に入力される。レジスタ３０４が受取ったＥＯ，Ｅｌ
及びＥ２ビットは、ＯＲ回路３０８，３１０とＡＮＤ回
路３１２ないし３１９を含むゲート構造に供給される。

このゲート構造は、その出力回線３２２ないし３２９に
、表１−１に示すような、各々標準インターフェースＶ
２４の制御リードに送られる信号を提供する。レジスタ
３０４のＥＯ，Ｅｌ及びＥ２ビットの回線３２２ないし
３２９に対するゲート制御は１表１−１に示すように、
インターフェースリード線３２２ないし３２９のグルー
プにおいては、フレームカウンタ３００の出力回線３０
２−〇ないし３０２−３の活動信号で実行される。

受信インターフェース２４０のロジック回路が第８図に
示されている。それはさらに、モジュール４カウンター
からなるフレームカウンターを有し、制御スロットに含
まれるＮビットによりフレーム０がリセットされる。そ
れは、そのフレーム番号０＋４に、１＋４に、２＋４に
、３＋４にで夫々出力回線３４０−０，３４０−１，３
４０−２、及び３４０−３に活動信号を出力する。

これらの回線は、ＯＲ回路３４８ないし３５０、ＡＮＤ
ゲート３５２ないし３５８を備えたゲート構造３４６に
接続されており１表１−２に示すように、インターフェ
ースリード線３５２ないし３５７のグループでは、制御
線３５２ないし３５７の制御ビットを制御スロットレジ
スタ３６０の３つのビット位置ＥＯ，Ｅｌ及びＥ２に導
びくよう、正確な時間にゲート制御する。

Ｇ０発明の効果 本発明によれば、どのようなタイプのユーザ機器もそれ
に適応した接続モジュールを用いて通信制御装置の入力
ポートに簡単に接続でき、ユーザ機器のアタッチメント
も簡単になる。

表ｌ−１ Ｖ２４　　インターフェース　リード線モデム　出力　
線 表Ｉ−２ モデム　入力　線 表２ Ｖ２５　　インターフェース　リード線モデム　出力　
線 モデム　入力　線 表３ ３０３　インターフェース　リード線 モデム　出力　線 モデム　入力　線 表４−１ ＶＳ２　　インターフェース　リード線モデム　出力　
線 表４−２ モデム　入力　線 表５ Ｘ２１　　インターフェース　リード線モデム　出力　
線 モデム　入力　線 表６−１ Ｒ８４９９インターフェース　リード線モデム　出力　
線 表７ Ｒ５４９９インターフェース　リード線モデム　入力　
線

【図面の簡単な説明】

第１図は、本発明の実施例によるシステムを示すブロッ
ク図である。第２図は、データ及び制御スロットのフォ
ーマットを示す図、第３図（第３Ａ図、第３Ｂ図）は、
第１図におけるマルチプレクサ／デマルチプレクサ回路
１０の詳細を示す図である。第４図は、第１図における
リンクアダプタ１２の詳細を示す図である。第５図は、
第１図の接続ボックス３０の詳細を示す図である。第６
図（第６Ａ図、第６Ｂ図）は、第１図の遠隔モジュール
ＡＲＭの詳細を示す図、第７図はＶ２４インターフェー
ス用の遠隔モジュールのＸＭＩＴインターフェースにお
けるロジック回路を示す図である。第８図は、Ｖ２４イ
ンターフェース用の遠隔モジュールの受信インターフェ
ース内のロジック回路を示す図である。 符号の説明

Claims (3)

【特許請求の範囲】
1. （１）通信制御装置の各回線アダプタに標準化されたイ
   ンターフェース・リード線を介してｎ個のユーザ器機を
   接続する相互接続システムであつて、上記回線アダプタ
   は送信直列リンクと受信直列リンクを備え、回線アダプ
   タに装着される各ユーザ機器に対して少くとも１個のエ
   ンティティを有するデータ及び制御スロット・エンティ
   ティによりデータ及び制御情報が上記リンク上を搬送さ
   れるものであり、ｎ個の上記エンティティが周期Ｔで送
   信及び受信直列リンク上で搬送されるフレームを形成し
   、 各制御スロットは、通信制御装置の内部動作に対する制
   御情報を搬送する少くとも１個の内部制御ビットと、ユ
   ーザ機器との間で制御情報を送受するための制御情報搬
   送用の少くとも１個の外部制御ビットとを含んでいる相
   互接続システムにおいて、 上記送信直列リンク及び、受信直列リンクに接続され、
   ｎ／ｐ＝ｇが整数となるＰ組の出力、入力直列リンクを
   有するディスパッチ手段を備え、該ディスパッチ手段は
   、上記送信直列リンクからデータ及び制御スロットエン
   ティティを受け取り、ｇ個のデータ及び制御スロットエ
   ンティティを持つＰ組のセットを組立て、各データ及び
   制御スロットエンティティに１個のバンド外スロットを
   加え、ｇ個のデータ、制御及びバンド外スロットからな
   るＰ組の各々を、Ｐ組の出力直列リンクの１つに各々、
   フレーム周期Ｔで供給する第１の送信手段と、 上記入力直列リンクで受信したビットから受信直列リン
   クに送るフレームを組立てるための第１の受信手段とを
   有し、 各々、長距離送信手段とｇ個の同じ接続インターフェー
   スを有する接続ボックスとを有するＰ組の遠隔接続手段
   を備え、 上記各接続ボックスのｇ個の接続インターフエースは、
   上記長距離通信手段を介してＰ組中の一組の出力、入力
   直列リンクの１つに接続されており、 さらに、ユーザ機器に特有の標準インターフエースを持
   つ遠隔モジュールを備え、 上記各ユーザ機器は、接続インターフェースに接続され
   た上記遠隔モジュールを介して回線アダプタに装着され
   、 上記各遠隔モジュールは、上記接続インターフェースに
   接続されたユーザ機器の標準インターフェースに適合す
   るものであり、 該遠隔モジュールは、前記出力直列リンク及び第２の受
   信手段に接続され、データ及び制御スロット内に配列さ
   れた上記ユーザ機器のデータ及び制御ビットを前記第１
   受信手段の入力直列リンクに供給する第２の送信手段を
   有し、 該第２の送信手段は、接続されたユーザ機器に割り当て
   られた各ｇ個のデータ、制御及びバンド外スロットのセ
   ットを選択し、前記回線アダプタから送られてきた指令
   に対して上記内部ビットにより応答するものであり、 該内部ビットは、前記バンド外スロットを介して受信さ
   れ、接続されたユーザ機器から、データ及び制御スロッ
   トに追加された前記バンド外スロットの前記第２の受信
   手段を介して、前記回線アダプタに復帰する前記指令に
   対する応答を生成するものである。 ことを特徴とする相互接続システム。
2. （２）前記遠隔モジュールは、アドレスストア手段及び
   該遠隔モジュールに接続される標準インターフェースの
   タイプをストアするパラメータストア手段を有し、 前記各接続ボックスは、接続された各インターフェース
   に個有のアドレスを提供するアドレス発生手段を有し、
   それによつて、ユーザ機器が遠隔モジュールを介して接
   続インターフェースに接続されたとき、該接続インター
   フェースのアドレスが前記遠隔モジュールのアドレスレ
   ジスタにストアされ、 前記遠隔モジュールは、回線アダプタからバンド外スロ
   ットに受取った、遠隔モジュールの識別を要求する識別
   指令に応答し、前記アドレス及びパラメータストア手段
   の内容を前記バンド外スロットの第２の受信手段によつ
   て返送させる、ことを特徴とする特許請求の範囲第１項
   記載の相互接続システム。
3. （３）ｎ個の記録位置を有するメモリを備え、上記各位
   置は、接続インターフェースに接続された遠隔モジュー
   ルの特徴を示すアドレスとパラメータをストアするため
   に前記接続インターフェースに割り当てられており、各
   位置の内容は第２受信手段によつて返送され、 上記メモリは、連続した制御スロットの内部制御ビット
   を介して送られるメモリ読み出し指令により回線アダプ
   タでアクセスされ、それによつて、アドレスされたメモ
   リ位置から読み出された情報が、前記受信直列リンクの
   連続した制御スロットの内部制御ビットを介して回線ア
   ダプタに供給される、 ことを特徴とする特許請求の範囲第２項記載の相互接続
   システム。