JPH02301880A

JPH02301880A - ニューロン回路

Info

Publication number: JPH02301880A
Application number: JP12407589A
Authority: JP
Inventors: Akihiko Hiroe; 昭彦廣江; Sachiko Yoneyama; 米山　祥子
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-05-17
Filing date: 1989-05-17
Publication date: 1990-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はニューラル・ネットワークの基本単位たるニュ
ーロン回路てあって、シナプス部の可変抵抗素子に電界
効果トランジスタを使用するものに関する。

［従来の技術］一般に、ニューラル・ネットワークをソフ１へウェアで
実現しようとすると、プロクラムが膨大になり、また、
速度もそれほど速くならない。これに対して、ニューラ
ル　ネットワークをチップ化する場合には、ソフトウェ
アの開発負担を大幅に軽減化し、また、高速化を達成す
ることか可能となる。

従来、ニューラル・ネットワークのチップ化を目指した
ニューロン回路として、第４図に、その回路図を示すよ
うなものが提案されている。

図中、１はシナプス部、２は樹状突起部、３は細胞体部
である。

シナプス部１は、可変抵抗素子をなずｎＭＯ３ＦＥＴ４
及び５と、スイッチ素子をなずｐＭｏｓＦＥＴ６及び７
とを設けて構成されている。ここに、ｎＭＯ３ＦＥＴ４
及び５のトレインには、端子８及び９を介してそれぞれ
他のニューロン回路の出力信号■１及びＶ２が供給され
る。また、ｐＭＯ３ＦＥＴ６のソース及びケー１へには
端子１０及び１１を介してそれぞれ重み信号Ｗ１及び重
み書き換えタイミンク信号了１が供給される。

また、ｐ　Ｍ　ＯＳ　　Ｆ　Ｅ　′ｒ７　（７）　Ｖ　
−ス及Ｕヶ−１−ニも、端子１２及び１３を介してそれ
ぞれ重み信号Ｗ２及び重み書き換えタイミンク信号Ｓ１
が供給される。

樹状突起部２はｎＭＯ３ＦＥＴ１４及び１５を直列接続
してなる１〜ランスフアゲート１６と、ｎＭＯ３ＦＥＴ
１７及び］８を直列接続してなるトランスファゲート１
９と、９ＭＯ８ＦＥＴ２０及びｎＭＯ３ＦＥＴ２１から
なるリセット回路２２とを設けて構成されている。ここ
に、ｎＭＯ３ＦＥＴ１４及び１５のケートには、それぞ
れ端子２３及び２４を介して、これらｎＭＯ８ＦＥＴ１
４及び１５のオン、オフを制御する、互いに反転関係に
ある信号φ１及びφ２が供給される。これら信号φ１及
びφ２はそれぞれ端子２５及び２６を介してｎＭＯ８Ｆ
ＥＴ１７及び１８のゲートにも供給される。また、ｐＭ
Ｏ３ＦＥＴ２０のソース及びゲー１−には端子２７及び
２８を介してそれぞれ電源電圧■ＤＤ及びリセット信号
Ｓ２が供給される。

また、細胞体部３は、ｐＭＯ３ＦＥＴ２９及びｎＭＯ３
ＦＥＴ３０からなるＣＭＯＳインバータ３１と、ｐＭＯ
３ＦＥＴ３２及びｎＭＯ３ＦＥＴ３３からなるＣＭＯＳ
インバータ３４を縦列接続して構成されている。なお、
３５は出力端子である。

かかるニューロン回路において、基本動作である重み付
け、加算、しきい値処理は、次のように行われる。

まず、端子１０に重み信号Ｗｌが供給され、次に、重み
書き換えタイミング信号Ｓ、か低レベルにされる。ここ
に、ｐ　Ｍ　ＯＳ　　Ｆ　Ｅ　Ｔ　６を通して重み信号
Ｗ１がｎＭＯ３ＦＥＴＥのケー１〜に供給され、その情
報がｎＭＯ８ＦＥＴ４のケートに電荷量として蓄積され
る。

この状態で、端子８に他のニューロン回路の出力信号Ｖ
、が供給されると、ｎＭＯ３ＦＥＴ４において重み付け
か行われ、その出力として出力信号Ｖ１に重み信号Ｗ１
を掛けた信号が得られる。

これが、ｎＭＯ８ＦＥ”ｒｌ、４及び１５を介してノー
ド３６に転送される。

同様に、他のニューロン回路の出力信号■２についても
、ｎＭＯ３ＦＥＴ５において重み付けが行われ、その出
力がｎＭＯ３ＦＥＴ１７及び１８を介してノード３６に
送られ、ノード３６において加算が行われる。

しきい値処理は、ＣＭＯＳインバータ３１のしきい値が
利用され、ノード３６の電圧がＣＭＯＳインバータ３１
のしきい値以上になると、その電圧に応じて、電圧■。

が出力される。

以上のようにして、重み付け、加算、しきい値処理が行
われる。

［発明が解決しようとする課題］かかる従来のニューロン回路においては、重み信号Ｗ１
及びＷ２は、それぞれｎＭＯ３ＦＥＴ４及び５のゲート
に電荷として蓄積されることになるが、ゲートの容量は
小さいので、蓄積される電荷量はきわめて少なく、この
ため、蓄積された電荷を長時間にわたって不揮発的に保
持することができないという問題点を有していた。

＝５− そこでまた、従来、シナプス部の可変抵抗素子を非晶質
水素化シリコン（ａ−３ｉ：Ｈ）、酸化タングステン（
ｌＩＩＯ３）、あるいはＭＮＯＳで構成するものが提案
されている。

ここに、シナプス部の可変抵抗素子を非晶質水素化シリ
コンで構成するものは、非晶質水素化シリコンに電界を
加えると、発熱により水素が解離し、抵抗値が下がるこ
とを利用したちのであるが、書き換えが不可能であると
いう問題点を有していた。

また、シナプス部の可変抵抗素子を酸化タングステンで
構成するものは、酸化タングステンの酸化還元反応を利
用したちのてあり、書き換えか可能であるという利点を
有しているものの、動作が線形ではなく、アナロタ量で
ある重み信号Ｗ１、Ｗ２を精度良く記憶させることがで
きないという問題点を有していた。

また、シナプス部の可変抵抗素子をＭＮＯＳで構成する
ものは、書き換え可能という利点を有しているものの、
書き換えに数１０ボルトの電圧を必要とするため、回路
上の制約が大きく、また、酸化タングステンで構成する
ものと同様に、重み信号Ｗ１、Ｗ２を精度良く記憶させ
ることができないという問題点を有していた。

本発明は、かかる点にかんがみ、アナログ量である重み
信号を精度良く、かつ不揮発的に、しがも書き換え可能
な状態で記憶させることができるようにしたニューロン
回路を提供することを目的とする。

［課題を解決するための手段］本発明によるニューロン回路は、シナプス部の可変抵抗
素子に電界効果トランジスタを使用してなるニューロン
回路において、この電界効果トランジスタのゲートに固
体二次電池を接続したものである。

［作用］本発明では、重み信号は電界効果トランジスタのゲート
に接続された固体二次電池に記憶される。

［実施例］以下、第１８図ないし第３図を参照して、本発明の一実
施例につき説明する。なお、第１図において、第４図に
対応する部分には同一符号を付し、その重複説明は省略
する。

第１図は本発明の一実施例を示す回路図であり、図中、
３７が本実施例におけるシナプス部を示している。

本実施例では、重み信号Ｗ１が供給される端子１０は順
方向に配されたタイオード３８を介して９ＭＯ８ＦＥＴ
６のソースに接続されている。

また、このダイオード３８のカソードと９ＭＯ８ＦＥＴ
６のソースとの接続中点は抵抗器３つを介して接地され
ている。また、ｐＭＯ３ＦＥＴ６のトレインとｎＭＯ３
ＦＥＴ４のケー１〜との接続中点は、負極が接地された
固体二次電池４０の正極に接続されている。

また、重み信号Ｗ２が供給される端子１２は順方向に配
されたダイオード４１を介してｐＭＯ３ＦＥＴ７のソー
スに接続されており、また、このタイオート４１のカソ
ードとｐＭＯ３ＦＥＴ７のソースとの接続中点は抵抗器
４２を介して接地されている。また、９ＭＯ８ＦＥＴ７
のドレインとｎＭＯ３ＦＥＴ５のゲートとの接続中点は
負極が接地された固体二次電池４３の正極に接続されて
いる。

その他については、第４図従来例と同様に構成されてい
る。

ここに、第２図は固体二次電池４０．４３の断面を示し
ており、これら固体二次電池４０．４３は基板４４上に
正極集電体４５、正極活物質４６、固体電解質４７、負
極活物質４８及び負極集電体４９を順次に積層し、外装
５０を施して構成されている。なお、４５Ａは正極集電
体４５中、端子となる部分である。

ここに、正極集電体４５を構成し得る材料としては、ニ
ッケル、ステンレス、アルミニウム等を挙げることがで
きる。

また、正極活物質４６としては、例えは、三流化チタン
（ＴｉＳ２）、二流化モリブデン（ＭＯ８２）、三流化
モリブデン（ＭｏＳ２）、二流化鉄（ＦｅＳ２）、三流
化ジルコニウム（ＺｒＳ２）、三流化ニオブ（ＮｂＳ、
２）、正流化リン・ニッケル（ＮｉＰＳ３）　、バナジ
ウムセレナイト（ＶＳｅ２）、五酸化二バナジウム（Ｖ
２Ｏ３）、十三酸化穴バナジウム（Ｖ６Ｏ１３）　＝へ
酸化ニクロム（Ｃｒ２０ｇ）、へ酸化三クロム（Ｃｒ３
０ｇ）　、リチウム二酸化コハル）　（ＬｉＣｏＯ□）
及び導電性又は半導電性高分子材料を挙げることができ
る。なお、軽量で、かつ蒸着等の工程を必要としないこ
とから、成形加工性に優れている導電性又は半導電性高
分子材料を使用することが好ましい。

かかる導電性又は半導電性高分子材料としては、ピロー
ル、チオフェン、フラン、ベンゼン、アズレン、アニリ
ン、ジフェニルアンゼン、ジフェニルアミン、トリフェ
ニルアミン、あるいは、これら誘導体を重合してなる重
合体を挙げることかてきる。これら重合体は重合と同時
に電解質アニオンと錯体を形成し、酸化還元反応に伴っ
てアニオンが出入りする。

なお、導電性高分子と錯体を形成するイオンと一１〇− しては、例えば、ＣｌＯ４−、ＰＦ６−１ＡｓＦ６−．
５ｂＦ６−２ＢＦ、−、パラトルエンスルホン酸アニオ
ン、ニトロベンゼンスルホン酸アニオン、Ｆｅ（ＣＮ）
６’−１ＣＰ（ＣＮ）６−等の錯アニオンあるいはＡｌ
Ｃｌ３　、ＦｅＣｌ３、ＧａＣｌ３等のルイス酸を挙け
ることができる。

才な、固体電解質４７としては、例えば、α−ＡｇＩ、
β−アルミナ、ナシコン、リシツク等の無機系固体電解
質や、ポリエーテル鎖やポリエステル鎖等からなる高分
子固体電解質を挙げることができる。なお、柔軟性や成
形加工性の面から高分子固体電解質を使用することが好
ましい。

かかる高分子固体電解質は、少なくとも、マトリックス
となるポリマー及びキャリアとなる電解質塩から構成さ
れるか、マトリックスとなるポリマーとしては、例えば
、ポリエチレンオキシド、ポリプロピレンオキシド又は
これら共重合体を主鎖又は側鎖に有するエーテル系ポリ
マーあるいはβ−プロピオラクトン、γ−ブチロラクト
ン等のエステル基、エチレンカーボネ−１・、プロピレ
ンカーボネート等のカーボネートを主鎖又は側鎖に有す
るポリマーを挙げることかできる。

また、キャリアとなる電解質塩としては、例えは５ＣＮ
−２Ｃド、Ｂｒ−１Ｉ−１ＢＦ４−５Ｐ　Ｔ？　６−１
ＣＦ３ＳＯ３−１ＳｂＦ６−　、　ＡＳＦ６−　、Ｃｌ
Ｏ４−、Ｂ（Ｃ６Ｈ３）４飄ＣＦ３ＳＯ３−笠のアニオ
ンと、Ｌｉ”　、Ｎａ”　、Ｋ＋等のアルカリ金属カチ
オン、（Ｃ４Ｈ９）４Ｎ＋、　（Ｃ２１１５）４Ｎ”等
の有機カチオンとからなる電解質塩を挙けることができ
る。

また、負極活物質４８としては、例えは、銀、リチウム
、リチウム合金等の金属や導電性又は半導電性高分子を
挙げることがてきる。これら負極活物質は、正極活物質
との組み合わせにより電池の開放電圧が決まるため、必
要に応じて絹り合わせを選択すれば良い。

また、負極集電体４つとしては、例えは、ニッケル、ス
テンレス、アルミニウム等を挙けることがてきる。

なお、これら正極集電体４５、正極活物質４６、固体電
解質４７、負極活物質４８及び負極集電体４９を積層す
る方法としては、正極集電体４５及び負極集電体４９に
金属を、正極活物質４６及び負極活物質４８に無機系活
物質を、固体電解質４７に無機系固体電解質を用いる場
合には、蒸着、スパッタ等の方法を使用することができ
る。

また、固体電解質４７に高分子固体電解質を用いる場合
には、キャスティング、ディッピング等の方法により積
層が可能である。

また、正極活物質４６を導電性高分子で形成する場合に
は、正極集電体４５」二に直接重合することにより集電
体との密着性が高い電極が得られる。

この場合、重合法としては、電解重合法、化学重合法を
使用することができる。なお、化学重合法により電極を
作製する場合には、正極集電体４５上に重合の酸化剤を
成膜し、これにモノマーガスを接触させる方法が好まし
い。

ここに、固体二次電池４０．４３の具体的作製例を挙げ
る。

先ず、基板４４に正極集電体４５としてニッケルＮｉを
蒸着する。次に、このニッケルＮｉ上に電解重合法によ
って、正極活物質４６をなすポリアニリンを成膜する。

なお、この重合は、０．５　Ｍアニリン、１．５Ｎｆａ
酸（Ｈ２ＳＯ４）水溶液中、０．７ＶｖｓＳＣＥの定電
位重合により行う。また、投入電荷量は２　Ｃ／　ｃ　
ｍ　２とする。

次に、ポリアニリンを電気化学的に脱トープした後、ヒ
ドラジン２０％メタノール溶液に５分間、浸析し、充分
に洗浄する。

次に、ポリアニリンを乾燥し、その後、固体電解質４７
をなす高分子固体電解質としてポリエチレンオキシド／
ポリプロピレンオキシド架橋体を積層する。これは、ポ
リエチレンオキシ１〜とポリプロピレンオキシドの共重
合トリオール（ポリエチレンオキシド／ポリプロピレン
オキシト−６／１　、Ｍ　＝８０００＞と、当量の２．
４−トリレンジインシアナートと、さらに触媒として０
．０１ｗｔ％のシフチルト錫ジラウレートとをメチルエ
チｌレケトン？容液がらキャスティングし、８０度で１
０分、加熱することにより行う。

次に、このポリエチレンオキシド／ポリプロピレンオキ
シド架橋体の上に負極活物質４８をなすリチウムＬｉを
圧着し、さらに負極集電体４つと−１，４− してステンレスを積層する。

このようにして作製した固体二次電池は２５〜３．８［
Ｖ　］の電圧範囲で電位を保持する特性を有している。

したがって、シナプス部３７の可変抵抗素子をなずｎＭ
Ｏ３ＦＥＴ４及び５は、第３図に示すようなＶＧ−Ｉ、
特性を有するように形成することが好ましい。なお、こ
の例では、Ｖ７Ｈは約］、、０［Ｖ］となっている。

本実施例においては、重み付け、加算、しきい値処理は
、以下のように行われる。

まず、端子１０に重み信号Ｗ１が供給され、次に、重み
書き換えタイミング信号Ｙ１が低レベルにされる。ここ
に、ｐＭＯ３ＦＥＴ６を通して重み信号Ｗ１がｎＭＯＳ
　　ＦＥＴ４のゲート及び二次電池４０に供給される。

この場合、重み信号Ｗ１の情報は、専ら固体二次電池４
０に電荷量として蓄積される。

この状態で、端子８に他のニューロン回路の出力信号■
、か供給されると、ｎＭＯ３ＦＥＴ４において重み付け
が行われ、その出力として出力信号■１に重み信号Ｗ１
を掛けた信号か得られる。

これが、ｎＭＯ３ＦＥＴ１４及び１５を介してノード３
６に転送される。

同様に、ｎＭＯＳ　　ＦＥＴ５においても、重み信号Ｗ
２の情報は専ら固体二次電池４３に電荷量として蓄えら
れる。そこで、他のニューロン回路の出力信号■２につ
いても、ｎＭＯ３ＦＥＴ５において重み付けが行われ、
その出力がｎＭＯ３ＦＥＴ１７及び１８を介してノーＩ
・３６に送られ、重み付けがされた出力信号■１との加
算が行われる。

しきい値処理は、ＣＭＯＳインバータ３１のしきい値が
利用され、ノード３６の電圧がＣＭＯＳインバータ３１
のしきい値以上になると、その電圧に応じて、電圧ＶＯ
が出力される。

以上のように、本実施例においては、重み信号Ｗ１及び
Ｗ２は、それぞれ電荷量として固体二次電池４０及び４
３に蓄積される。

したかって、本実施例によれは、アナログ量である重み
信号Ｗ１及びＷ２を精度良く、かつ不揮発的に、しかも
書き換え可能な状態で記憶させることかてきる。

なお、上述の実施例においては、シナプス部の可変抵抗
素子としてＭＯＳ　　ＰＥＴを使用した場合につき述べ
たが、その他、Ｊ−ＦＥＴ等を使用することもできる。

また、上述の実施例においては、本発明を二人力のニュ
ーロン回路に適用した場合につき述べたが、本発明は、
三入力以上のニューロン回路に適用できることは勿論で
ある。

［発明の効果］本発明によれば、シナプス部の可変抵抗素子をなす電界
効果トランジスタのゲートに固体二次電池を接続すると
いう構成を採用したことにより、アナログ量である重み
信号を精度良く、かつ不揮発的に、しかも書き換え可能
な状態で記憶させることができる。

４図面の簡単な説明第１図は本発明によるニューロン回路の一実施例を示す
回路図、第２図は第１図例に使用されている固体二次電池を示す
断面図、第３図はシナプス部において可変抵抗素子をなすｎＭＯ
３ＰＥＴのＶ　ｏ　　Ｉ　ｏ特性を示す図、第４図は従
来のニューロン回路を示す回路図である。

１．３７・・・シナプス部２・・・樹状突起部３・・・細胞体部４０．４３・・・固体二次電池

Claims

【特許請求の範囲】

シナプス部の可変抵抗素子に電界効果トランジスタを使
用してなるニューロン回路において、前記電界効果トラ
ンジスタのゲートに固体二次電池を接続したことを特徴
とするニューロン回路。