JPH02301829A

JPH02301829A - 情報処理装置

Info

Publication number: JPH02301829A
Application number: JP12315489A
Authority: JP
Inventors: Hitoshi Ishida; 仁志石田; Seisuke Kazama; 風間　成介; Minoru Shiga; 稔志賀
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-05-17
Filing date: 1989-05-17
Publication date: 1990-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は情報処理を行なう悄幸脹処理装置に関するも
のである。

〔従来の技術〕

第５図は例えば特開昭５９−３２０４５号公報に示され
る従来の情報処理装置の構成を示すブロック図である。

図において、５０１は２つの連続した命令を読み出し復
号分配ユニットに送出する命令記憶ユニット、５０２は
命令を復号し先行命令との間のオペランド競合を検出し
その結果に従って命令を実行準備ユニットに転送する復
号分配ユニット（解読分配ユニンｌ−）、５０３，５０
５は各サイクル毎に１個ずつ命令復号結果を受は取り各
サイクル毎に加算ユニソ）・又は乗算ユニットにそれぞ
れ独立に起動できる実行準備ユニット、５０４は加算ユ
ニットや乗算ユニットでの演算に用いるレジスタファイ
ル、５０６は加算と論理演算を実行する加算ユニット、
５０７は乗算と論理演算を実行する乗算ユニットである
。

次に動作について説明する。命令記憶ユニット５０１は
、次に復号すべき命令を含んだ２個の連続した命令を読
み出し、復号分配ユニソｌ−５０２に送出する。復号分
配ユニソｌ−５０２は、命令記憶ユニット５０１から受
は取った命令を復号し、演算ユニソト（加算ユニッｌ−
５０６．乗算ユニソｌ−５０７）で実行中又は実行予定
の命令との間でレジスタ競合が生じているか否かを調べ
る。レジスタ競合が生している場合は、命令記憶ユニッ
ト５０１に分配が失敗したことを知らせる。復号分配が
失敗した命令がある時は、命令記憶ユニット５０１　は
次のザイクルで必ず失敗した命令を含む最大２個の命令
を復号分配ユニット５０２に送出する。レジスタ競合が
生じていなければ、命令を実行準備ユニソｌ−５０３゜
５０５に分配する。実行準備ユニソｌ−５０３，５０５
に復号分配された命令は、演算に必要なレジスタと共に
演算ユニソＩ・に転送され、演算ユニットで実行された
後、レジスタファイル５０４に格納される。

〔発明が解決しようという課題〕

以上のような従来の情報処理装置においては、各演算ユ
ニットはプログラムの並列性に応じて並列／直列に処理
を行うことができるが、レジスタファイルが物理的に１
つしかないために、レジスタ競合がなく論理的に並列処
理できるレジスタ読み出しですらシーケンシャル動作を
余儀なくされ各処理ユニソ１〜の並列処理が妨げられ、
処理速度の向上を図ることが難しいという問題点があっ
た。

この発明は上記のような問題点を解決するためになされ
たもので、複数のレジスタアクセスを並列に処理し、処
理速度の向上を図ることができる情報処理装置を提供す
ることを目的とする。

〔課題を解決するための手段〕

この発明に係る情報処理装置は、処理ユニット１０１．
１０５毎に対応して設けられデータ処理を行なうための
情報を格納するレジスタファイル１０２゜１０３と、複
数個の処理ユニッ）１０１，１．０５間で生じるレジス
タ競合を検出し優先度に従って処理ユニソ）　１０１．
　］、０５の実行順序を調整する機能を持った実行順序
調整手段（優先スコアボード１０４）と、各処理ユニッ
ト１０１，１０５毎に独立かつ並列に行なわれるレジス
タ読み出しと各処理ユニット１０Ｌ１０５からすべての
レジスタファイル１０２．１０３への同■４書き込みと
を行なうセレクタ３０１〜３０４　とを備えたことを特
徴とするものである。

〔作用〕

レジスタファイル１．０２，１０３ばデータ処理を行な
うための情報を格納する。実行順序調整手段（優先スコ
アボード１０４）は複数個の処理ユニット１０１．１０
５間で生じるレジスタ競合を検出し優先度に従って処理
ユニソ１司０１，１０５の実行順序を調整する。セレク
タ３０１〜３０４は、各処理ユニット１０１．１０５毎
に独立かつ並列に行なわれるレジスタ読み出しと、各処
理ユニソ）１０１，１０５からすべてのレジスタファイ
ル１０２．１０３への同時書き込みとを行なう。

〔発明の実施例〕

第１図はこの発明の一実施例に係る情報処理装置の要部
構成を示すブロック図である。図において、１０１はＮ
番目（Ｎ＝０．１．・・・）の命令をフェッチ。

復号、実行、格納する処理ユニット、１０５は（Ｎ＋１
）番目の命令をフェッチ、復号、実行、格納する処理ユ
ニソ１−１１０２は処理ユニット１０１　に対応しデー
タ処理を行なうだめの情報を格納するレジスタファイル
、１０３は処理ユニット１０５に対応しデータ処理を行
なうための情報を格納するレジスタファイルアイル、１０４は２つの処理ユニット１０１，１０５間
で生じるレジスタ競合を検出し優先度に従って処理ユニ
ソ）１０１，１０５の実行順序を調整する機能を持った
実行順序調整手段としての優先スコアボード、１０６ハ
処理ユニット１０１，１０５がレジスタファイル１０２
、１０３からそれぞれレジスタ読み出しを行なうための
ハス、１０７は処理ユニット１０１，１０５がレジスタ
ファイル１０２，１０３にそれぞれレジスタ書き込みを
行なうためのハスである。

なお、処理ユニット１．０１のレジスタ読み出し用のバ
ス１０６はレジスタファイル１０２に接続され、レジス
タ書き込み用のバス１０７は両方のレジスタファイル１
０２．１０３に接続されている。処理ユニット１０５の
レジスタ読み出し用のバス１０６はレジスタファイル１
０３に接続され、レジスタ書き込み用のハス１０７は両
方のレジスタファイル１０２．１０３に接続されている
。

第２図は、優先スコアポート１０４の働きを示した説明
図であり、（ａ）図は２つの処理ユニット間で競合がな
い場合を、（ｂ）図は競合がある場合を示している。図
において、１０１〜１０５ば第１Ｍに示した構成要素と
同様のものである。各処理ユニソｌ−１０１，１０５は
、フェッチ、復号、実行、格納のステージにパイプライ
ン化されていて、２０１　ばフェッチステージを、２０
２は復号ステージを、２０３は実行ステージを、２０４
は格納ステージを表わしている。

第３図は、処理ユニソＩ・とレジスタファイルとの接続
を示す構成図であり、図において１０１〜１０３　、１
０５〜１０７は第１図に示した構成要素と同様のもので
ある。３０１〜３０４は、レジスタファイル１．０２と
レジスタファイル１０３との対応する内部の２つのレジ
スタ（レジスタ３０５〜３０８の内の１つのレジスタ及
びレジスタ３０９〜３１２の内の１つのレジスタ）に各
処理ユニンｌ−１０１，１０５で同時にレジスタ書き込
み処理を行なうためのセレクタである。セレクタ３０１
〜３０４はレジスタ対応に設けられ固有のレジスタアド
レスを持っており、セレクタ出力はレジスタファイル１
０２．１０３中の対応するすべてのレジスタ３０５〜３
０８，３０９〜３１２に接続されている。

第４図は、第３図で示されたセレクタの詳細な構成図で
ある。図において１０７は第１図で示した構成要素と同
様のものである。４０１，４０３，４０５はそれぞれ処
理ユニット１０１のレジスタ書き込み用のバス１０７を
構成するデータ線、アドレス線、コントロール線である
。同様に４０’２，４０４，４０６は処理ユニット１０
５のレジスタ書き込み用のバス１０７を構成するデータ
線、アドレス線、コントロール線である。４０７と４０
８はアドレス線４０３．４０４から送られてくるレジス
タアドレスとセレクタ固有のレジスタアドレスを比較し
て、一致する場合はアドレスを出している処理ユニット
に対応するデータ線とコントロール線を選択する選択回
路である。

次に動作について説明する。第２刀に示したように各処
理ユニットはフェッチステージ２０１、復号ステージ２
０２、実行ステージ２０３、格納ステージ２０４のパイ
プラインステージを持っている。命令のフェッチは、処
理ユニット１０５が命令を実行ステージ２０３に渡した
時に２つの処理ユニット１０１．１０５で同時に行われ
る。従って２つの処理ユニソ）１０１，１０５は同時に
命令をフェッチし、復号ステージ２０２に渡す（第２図
に示す■）。復躬ステージ２０２に渡された命令コード
は部分的に復号され、命令の実行に必要なオペランドを
プリフェッチするために優先スコアボード１０４にレジ
スタを要求する（■）。レジスタ要求を受けた優先スコ
アボード１０４は要求されたレジスタのスコアボードビ
ットを調べる。スコアボードヒツトがクリアされていて
レジスタ競合が生じていなければ（第２図の（ａ）　）
　、優先スコアボード１０４は両方の処理ユニソ１４０
１，１０５にレジスタの利用可能のシグナルを返ず（■
）。利用可能のシグナルを受けた２つの処理ユニット１
０１，１０５は命令を実行ステージ２０３に渡すと同時
に対応するレジスタファイル１０２．１０３からオペラ
ンドをプリフェッチして（■）、実行ステージ２０３で
命令を実行する。実行が完了すると格納ステージ２０４
に渡され（■）、実行結果が全てのレジスタファイル１
．０２，１０３に対して同時に書き込まれる（■）。

２つの処理ユニット１０１，１０５間でレジスタ競合が
生していれば（第２図で（ｂ）　）　、優先スコアボー
ド１０４は処理ユニット１０Ｌ１０５の優先度に従って
利用可能のシグナルを出す。この実施例では処理ユニッ
ト１０１　がＮ番目（Ｎ＝０．１．・・・）の命令を、
処理ユニット１０５が（Ｎ＋１）番目の命令を処理する
ので、処理ユニット１０１の方が優先度が高い。従って
優先スコアボー　ド１０４は処理ユニット１０１にだけ
利用可能のシグナルを送る（■）。処理ユニソ目０５は
処理ユニット１０１で命令が実行され、実行結果が格納
ステージ２０４で全てのレジスタファイル１０２．１０
３に書き込まれた（■）後、優先スコアボード１０４か
ら送られてくるレジスタの利用可能シグナル（■）を受
は取り処理を行う。

次に第３図と第４図を使ってレジスタ読み出し／書き込
み処理の動作を説明する。レジスタの読み出し処理は、
優先スコアボード１０４からレジスタの利用許可を受け
た処理ユニットにおいてその処理ユニットに対するレジ
スタファイルからレジスタ読み出し用のバス１０７を使
って独立に行われれる。一方しジスタ書き込み処理は、
先ず格納ステージ２０４に渡された実行結果とそのアド
レスがそれぞれレジスタ書き込み用のバス１０７のデー
タ線とアドレス線にのせられ、コン（・じ１−ル線には
実行結果の書き込みのタイミングがのせられる。

次にそれらの情報を受けたセレクタ３０１〜３０４　は
、アドレス線で送られるレジスタアドレスとセレクタ固
有のレジスタアドレスを比較して一致する場合はレジス
タアドレスを出している処理ユニノＩ・に対応するデー
タ線とコントロール線を選択する。

データ線とコントロール線は複数のレジスタファイル１
０２．１０３の中の対応する全てのレジスタに接続され
ていて同時書き込みを実現している。優先スコアボート
１０４の働きにより、複数の処理ユニット１０１，１０
５が同時に同しレジスタに書き込めにくることば禁止さ
れているので、各処理ユニット１０１．１０５からの書
き込み処理は並列に行なわれる。

このように上記実施例では、優先スコアボート１０４で
処理ユニットの１０１，１０５　　間のレジスタ競合が
検出・回避されるので、同一レジスタへのアクセスは禁
止され、レジスタ読み出し処理は各処理ユニット１０Ｌ
１０５と対応するレジスタファイル１０２．１．０３間
で行なわれ、レジスタ書き込み処理は全レジスタファイ
ル１０２．１０３への同時書き込みと各処理ユニソ）１
０１，１．０５からの並列書き込みとを実現している。

〔発明の効果〕

以上のように本発明によれば、処理ユニッＩ〜毎に対応
して設けられたレジスタファイルと、レジスタ競合を検
出し優先度に従って処理ユニソｌ−の実行順序を調整す
る実行順序調整手段と、各処理ユニット毎に独立かつ並
列に行なわれるレジスタ読み出しと各処理ユニソ１〜か
らすべてのレジスタファイルへの同時書き込みとを行な
うセレクタとを備えて構成したので、複数のレジスタア
クセスが並列に処理され、即ち、データの読み出し処理
は処理ユニットとその処理ユニットに対応するレジスタ
ファイル間で独立に行なわれ、書き込み処理は１つの処
理ユニットとすべてのレジスタファイル間で並列に行な
われ、したがって処理速度が向上するという効果が得ら
れる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る情報処理装置の要部
構成を示すブロック図、第２図はこの実施例において優
先スコアボードの動作を説明するためのブロック図、第
３図はこの実施例において処理ユニットとセレクタの接
続状態を示ずブｌ：Ｉ　。り図、第４図はこの実施例におりるセレクタの構成図、
第５図は従来の情報処理装置の要部構成を示すブロック
図である。１０１、１０５　　・・・処理ユニット、１０２，１．
０３　　・・・レジスタファイル、１０４　　・・・優
先スコアボート（実行順序調整手段）、３０１〜３０４
　　・・・セレクタ。代理人　　大　　岩　　増　　雄（はが２名）手続補正
書（自発）２１発明の名称情報処理装置３、補正をする者代表者志岐守哉５　補正の対象明細書の特許請求の範囲、発明の詳細な説明の欄。６、補正の内容（１）特許請求の範囲を別紙のとおり補止する。（２）明細書第２頁第９行目乃至第１０行１１に［各サ
イクル毎に加算ユニツ１〜又は乗算ユニノ１〜に」とあ
るのを「加算ユニツ１〜又は乗算ユニットを」と補正す
る。（３）同書第４頁第９行目乃至第１０行１１、第５頁第
１行目乃至第２行目、第１−７行目乃至第１８行口。第１９行［−１乃至第２０行１１に「データ処理を行な
うための情報」とあるのを「演算に必要なオペランド」
と補正する。（４）同書第７頁第１３行「１乃至第１５行口に［レジ
スタ３０５・・・・・・］０１　、］０５でｊとあるの
を［例えばレジスタファイル］０２のレジスタ３０５と
レジスタファイル１０３のレジスタ３０９など）に各処
理ユニツｈｌｏ１．］、０５が」と補正する。（５）同書第７頁第２０行目に［すべてのレジスタ・・
・・・３１２に」とあるのを「２つのレジスタ（例えば
３０５と３０９）に」と補正する。（６）同書第９頁第３行目乃至第５行目に「復号ステー
ジ２０２に・・・・・・復号され、」とあるのを「各処
理ユニットは復号ステージ２０２に渡された命令コード
を部分的に復号し、」と補正する。（７）同書第９頁第６行目に「レジスタ」とあるのを「
レジスタ」と補正する。以上２、特許請求の範囲命令のフェッチ、復号、実行反墜実−行−結−果−の一
しン久久又ヱＺ西ハ刀格納を行なう処理ユニッ１〜を複
数個備えた情報処理装置において、」−記処ＩＩＩ！ユ
ニッ１〜毎に対応して設けられ潰遵ｉ；必要カーオーペ
ラン」くを格納するレジスタファイルと、複数個の処理
ユニット間で生じるレジスタ競合を検出し優先度に従っ
て処理ユニツ１〜の実行順序を調整する機能を持った実
行順序調整手段と、各処Ｊｌｉユニッ（へ毎に独立かつ
並列に行なわれるレジスタ読み出しと各処理ユニソ１〜
からすべてのレジスタファイルへの同時書き込みを行な
うセレクタとを備えたことを特徴とする情報処理装置。

Claims

【特許請求の範囲】

　命令のフェッチ、復号、実行、格納を行なう処理ユニ
ットを複数個備えた情報処理装置において、上記処理ユ
ニット毎に対応して設けられデータ処理を行なうための
情報を格納するレジスタファイルと、複数個の処理ユニ
ット間で生じるレジスタ競合を検出し優先度に従って処
理ユニットの実行順序を調整する機能を持った実行順序
調整手段と、各処理ユニット毎に独立かつ並列に行なわ
れるレジスタ読み出しと各処理ユニットからすべてのレ
ジスタファイルへの同時書き込みを行なうセレクタとを
備えたことを特徴とする情報処理装置。