JPH02300940A

JPH02300940A - コンピュータ制御システムの表示装置の保守回路

Info

Publication number: JPH02300940A
Application number: JP1121788A
Authority: JP
Inventors: Yoshitaka Yamauchi; 芳隆山内
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1989-05-16
Filing date: 1989-05-16
Publication date: 1990-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、コンピュータ制御システムの表示装置に対
する保守回路に関するものである。

［従来の技術］コンピュータ制御システムの構成方法には各種あるが、
その基本構成の１例を第２図に示す。中実装置１は中央
処理装置（ＣＰＵ）ｌａ　、外部メモリ（ＭＥＭ）ｌｂ
　、キーボード（ＫＥＹＢＯＡＤ）ｌｃ、および入・出
力制御回路１ｄよりなり、これに被制御機器２と表示装
置５が接続されている。キーボードＩＣの操作により、
メモリ１ｂのプログラムが読み出されてＣＰＵ１ａの制
御により被制御器２が動作する。動作状態を示す表示デ
ータは、ＣＰＵ１ａよりバス接続された入・出力制御回
路１ｄに入力し、ここで非同期の直列信号となって伝送
ライン３を通して表示装置５に転送され、表示コードの
指定する番号の表示器５ａに時々刻々と表示される。

［解決しようとする課題］、上記のコンピュータ制御システムにおける表示装置５
の保守においては、ＣＰＵ１ａと表示装置５の間の接続
配線を含む入・出力制御回路１ｄ１伝送ライン３、およ
び表示装置５と各表示器５ａの機能が定期的または必要
により随時にテストされる。テストの方法は、各テスト
項目に対してキーボード１ｃを操作してＣＰＵ１ａによ
り被制御機器２を制御し、それぞれの結果を表示器５ａ
に表示させるものである。この場合、例えば船舶の自動
制御などに使用される制御システムにおいては表示器５
ａの数が非常に多（、従ってテスト項目が多数となって
テストに長時間を要する。さらに、被制御機器の制約条
件などにより、システムの稼働状態と同一の状態ですべ
ての表示器をテストすることができない場合がある。こ
れに対して上記のようにいちいちキーボード１ｃを操作
する方法によらず、短時間にテストが完了する保守回路
が必要とされている。

この発明は以上に鑑みてなされたもので、ＣＰＵと表示
装置を接続する配線と伝送ラインを含む入・出力制御回
路、および表示装置と各表示器の機能の良否を短時間に
テストできる保守回路を提供することを目的とするもの
である。

［課題を解決するための手段］コノ発明は、コンピュータ制御システムの中央処理装置
に人・出力制御回路を介して伝送ラインにより接続され
ている表示装置に対する保守回路であって、入・出力制
御回路に対するテストコードと、表示装置の各表示器に
対する表示コードをそれぞれ記憶するメモリを設ける。

また、テストコードまたは表示コードを読み出してそれ
ぞれをシーケンシャルに出力する制御回路と、制御回路
を起動するテストキーと、中央処理装置の応答を受信す
る受信器、および伝送ラインの中間に切り替えスイッチ
を設けて構成される。

［作用］上記の保守回路によるテストは、切り替えスイッチによ
り制御回路を中央処理装置側または表示装置側に接続す
る。テストキーの操作により制御回路が起動し、中央処
理装置側に対してはメモリに記憶されているテストコー
ドが読み出されて人・出力制御回路を経由してＣＰＵに
転送され、これに対するＣＰＵからの応答が入Φ出力制
御回路を経由して受信器に受信され、その正否により配
線を含む入・出力制御回路の良否が判定される。

また、表示装置側においては、表示コードが表示装置に
対して転送され、各表示器の表示を観察することにより
、伝送ラインと表示装置および各表示器の機能の正否が
確認されるものである。

［実施例］第１図（ａ）、（ｂ）はこの発明によるコンピュータ制
御システムの表示装置の保守回路の実施例におけるブロ
ック構成図を示す。コンピュータ制御システムは前記し
た第２図と同様に、中実装置１と、被制御機器２および
表示装置５よりなり、中実装ｒＩｔ、１のＣＰＵ１ａは
入・出力制御回路１ｄにバス接続され、伝送ライン３に
より表示装置５に接続されている。これに対して、保守
回路６は制御回路（ＣＯＮＴ）６ａ　１メモリ８ｂ、受
信器６ｃおよびテストキー６ｄにより構成し、伝送ライ
ン３の中間に切り替えスイッチ７を設けて保守回路６を
接続する。切り替えスイッチ７の詳細は図（ｂ）に示す
ように、システム稼働の場合は図示点線の接続によりＣ
ＰＵ１ａと表示装置５が接続される。

中実装置側のテストの場合は図示実線の接続により制御
回路６ａと受信器６Ｃが入・出力制御回路１ｄに、また
、表示装置側のテストの場合は図示の一点鎖線の接続に
より制御回路６ａが表示装置５に接続される。

さて、メモリ６ｂには、中実装置側に対しては入・出力
制御回路１ｄに対する適当なテストコードを記憶する。

テストコードは多（の種類を必要とせず、数通りのもの
でその機能をテストすることができる。表示装置側に対
しては各表示７３５　ａに対する表示コードを記憶する
。この場合、記憶する表示コードはＣＰＵ１ａより出力
される表示番号と表示内容を示すコードと同一のものと
する。

また、全表示器に対する表示コードを記憶し、表示内容
がデジタル数値の場合は、すべての数値または必要とす
る数値に対する表示コードとする。

次に、テストの方法について述べると、入・出力制御回
路１ｄのテストにおいては、切り替えスイッチ７を切り
替えて保守回路６を入・出力制御回路１ｄに接続し、テ
ストキー６ｄを操作して制御回路６ａを起動し、ＣＰＵ
１ａに対してメモリ６ｂに記憶されているテストコード
をシーケンシャルに転送する。ＣＰＵ１ａが所定の処理
を行ってその応答が受信器６ｃに受信される。予めテス
トコードとその応答を定めておくことにより、入・出力
制御回路１ｄの機能の良否がテストされる。

次に表示装置５と各表示器５ａの機能のテストにおいて
は、切り替えスイッチ７により制御回路６ａを表示装置
側に接続し、テストキー６ｄの操作により制御回路６ａ
よりメモリ６ｂに記憶されている各表示器５ａ対する表
示コードがシーケンシャルに読み出されて表示装置５に
転送されてテストが行われる。この場合、テストキー６
ｄの操作をただ１回行うのみで各表示器５ａがすべてテ
ストされ、同時に表示装置５の機能もテストされる。な
お、メモリ６ｂに記憶するテストコードは、前記のよう
に各表示項目に対してＣＰＵ　１ａより出力される表示
コードと同一のものを使用するので格別なコード変換を
必要としない。

以上の制御回路６ａと受信器６Ｃは通常の回路技術によ
り構成できるのでその説明は省略する。

［発明の効果］以上の説明により明らかなように、この発明によるコン
ピュータシステムの表示装置の保守回路によれば、テス
トキーの操作により、入Ｏ出力制御回路と、表示装置お
よび各表示器の機能がシーケンシャルにそれぞれテスト
され、従来の各表示器または表示項目ごとにキーボード
操作を行う方法に比較してテスト時間が著しく短縮でき
るもので、制約条件などによりすべての表示器に対して
稼働吠態と同一のテストが困難な制御システムに対して
、入・出力制御回路と表示装置および全表示器のテスト
が短時間に行われ、表示装置の信頼性の維持とその保守
作業の効率向上に寄与する効果には大きいものがある。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は、この発明によるコンピュ
ータ制御システムの表示装置の保守回路の実施例におけ
るブロック構成図、第２図はコンピュータ制御システｌ
、の１例と、入・出力制御回路と表示装置に対する従来
のテスト方法の説明図である。１・・・中実装置、ｌａ・・・中央出力装置（ＣＰＵ）
、１ｂ・・・メモリ（ＭＥＭ）、１ｃ・・・キーボード（ＫＥＹＢＯＡＤ）、１ｄ・・・
入・出力制御回路、２・・・被制御機器、　　　３・・・伝送ライン、５・
・・表示装置、　　　　５ａ・・・表示器、６・・・保
守回路、６ａ・・・制御回路（ＣＯＮＴ）　、６ｂ・・・メモリ
、６ｃ・・・受信器、　　　　　６ｄ・・・テストキー
、７・・・切り替えスイッチ。

Claims

【特許請求の範囲】

　コンピュータ制御システムの中央処理装置に入・出力
制御回路を介して伝送ラインにより接続された表示装置
において、該入・出力制御回路に対するテストコード、
および該表示装置の各表示器に対する表示コードをそれ
ぞれ記憶するメモリと、該テストコードまたは表示コー
ドを読み出してそれぞれをシーケンシャルに出力する制
御回路と、該制御回路を起動するテストキーと、上記中
央処理装置の応答を受信する受信器、および上記伝送ラ
インの中間に切り替えスイッチを設けて構成されたこと
を特徴とする、コンピュータ制御システムの表示装置の
保守回路。