JPH0230070U - - Google Patents
Info
- Publication number
- JPH0230070U JPH0230070U JP9160588U JP9160588U JPH0230070U JP H0230070 U JPH0230070 U JP H0230070U JP 9160588 U JP9160588 U JP 9160588U JP 9160588 U JP9160588 U JP 9160588U JP H0230070 U JPH0230070 U JP H0230070U
- Authority
- JP
- Japan
- Prior art keywords
- logic
- integrated circuit
- voltage
- converters
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
第１図はこの考案の一実施例を示す回路図、第
２図、第３図、第４図はそれぞれ従来の技術を説
明するための回路図である。
２図、第３図、第４図はそれぞれ従来の技術を説
明するための回路図である。
Claims (1)
- 【実用新案登録請求の範囲】 論理集積回路に任意の論理電圧を印加してその
論理集積回路からの出力電圧を判定するＩＣテス
タにおいて、 Ａ 被試験論理集積回路に印加する論理１の入力
電圧を決定する複数のＤＡ変換器と、論理０の入
力電圧を決定する複数のＤＡ変換器と、その被試
験論理集積回路からの出力電圧を判定するための
論理１の基準電圧を決定する複数のＤＡ変換器と
、論理０の基準電圧を決定する複数のＤＡ変換器
とにより構成されるＤＡ変換器群と、 Ｂ それらの各々のＤＡ変換器の出力電圧を切り
換えるマトリクス回路と、 Ｃ そのマトリクス回路により選択された電圧を
所定時間保持する複数のホールド回路と、 Ｄ そのホールド回路に保持された論理１及び論
理０の入力電圧を被試験論理集積回路に印加する
ドライバーと、 Ｅ そのホールド回路に保持された論理１及び論
理０の基準電圧が与えられ、その基準電圧と被試
験論理集積回路からの出力電圧を比較してその比
較結果を出力するコンパレータと、 により構成されるＩＣテスタ用電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160588U JPH0230070U (ja) | 1988-07-11 | 1988-07-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160588U JPH0230070U (ja) | 1988-07-11 | 1988-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0230070U true JPH0230070U (ja) | 1990-02-26 |
Family
ID=31316077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9160588U Pending JPH0230070U (ja) | 1988-07-11 | 1988-07-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230070U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010185790A (ja) * | 2009-02-12 | 2010-08-26 | Advantest Corp | 試験装置および校正方法 |
-
1988
- 1988-07-11 JP JP9160588U patent/JPH0230070U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010185790A (ja) * | 2009-02-12 | 2010-08-26 | Advantest Corp | 試験装置および校正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69327938D1 (de) | Belastungsprüfschaltung für eine integrierte Schaltung mit On-Chip Spannungsabwärtswandler | |
| JPH0230070U (ja) | ||
| JPS61288620A (ja) | レベルシフト回路 | |
| JP2592656B2 (ja) | マルチプレクサ付ａｄ変換器の試験法 | |
| JP3088343B2 (ja) | 逐次比較型ａｄコンバ−タ | |
| KR970706505A (ko) | 바이어스 발생기의 아이 디 디 큐(IDDQ) 테스팅용 기능을 갖춘 회로(A circuit provided with facilities for IDDQ-tesing of a generator) | |
| JPH0212668U (ja) | ||
| JPH0275825U (ja) | ||
| JPH03114075U (ja) | ||
| JPH0372381U (ja) | ||
| JPS5922440A (ja) | Ａ／ｄ変換器 | |
| JPH0264238U (ja) | ||
| JPS60114443U (ja) | アナログ・デイジタル変換装置 | |
| SU984045A1 (ru) | Многоканальный коммутатор функциональных нагрузок | |
| SU530440A1 (ru) | Устройство регулируемой задержки импульсов | |
| JPS6217249U (ja) | ||
| JPH0214071U (ja) | ||
| JPH0252170U (ja) | ||
| JPH0227759A (ja) | テスト回路 | |
| JPH0416700U (ja) | ||
| JPS62177130U (ja) | ||
| JPH0214075U (ja) | ||
| JPH0252171U (ja) | ||
| JPS62158512U (ja) | ||
| JPH02130124U (ja) |