JPH02297855A - Signal processing method for electron beam tester device - Google Patents

Signal processing method for electron beam tester device

Info

Publication number
JPH02297855A
JPH02297855A JP1114940A JP11494089A JPH02297855A JP H02297855 A JPH02297855 A JP H02297855A JP 1114940 A JP1114940 A JP 1114940A JP 11494089 A JP11494089 A JP 11494089A JP H02297855 A JPH02297855 A JP H02297855A
Authority
JP
Japan
Prior art keywords
logical
signal
secondary electron
sample
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1114940A
Other languages
Japanese (ja)
Inventor
Satoru Fukuhara
悟 福原
Hideo Todokoro
秀男 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1114940A priority Critical patent/JPH02297855A/en
Publication of JPH02297855A publication Critical patent/JPH02297855A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To eliminate false detection of the logical signal attending on the deterioration in S/N of the secondary electron signal to be generated from a sample and detect the true logical signal by integrating the secondary electron signal between respective logical steps, and performing a logical judgement, and converting the secondary electron signal to the logical value as a means for converting the detected secondary electron signal to the logical value. CONSTITUTION:A secondary electron generated from a sample is converted to the signal including the information about a potential of a sample by an analizer 3 to be entered to a secondary electron detecting unit. The entered secondary electron signal is amplified by a video amplifier at high speed to be input to an integrating circuit 9. The integrating circuit 9 continuously integrates during one cycle period of a reference clock, and the maximum voltage value during this one cycle period is sample-held to be input to a comparator 10. The comparator 10 compares the threshold voltage Vt preset at random with the integrated voltage Vi, and when Vi is larger than Vt, the logical value 1 is output, and when Vi is smaller than Vt, the logical value 0 is output. False detecting caused by the high frequency noise is thereby eliminated to detect the true logical information, and a logical electron beam tester with high accuracy can be realized.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、荷電粒子線装置に係り、特に、論理LSI素
子の評価に好適な電子ビームテスタ装置の信号処理に関
する。
The present invention relates to a charged particle beam device, and particularly to signal processing of an electron beam tester device suitable for evaluating logic LSI devices.

【従来の技術】[Conventional technology]

LSIの内部電圧測定に、従来の触針法の汎用テスダに
代り、走査電子顕微鏡を応用した電子ビームテスタ装置
(EBテスタ装置)が使用されている。そして、一般に
は電子ビームをパルス化する所謂ストロボEBテスタ装
置が支配的である。 このストロボ法は試料に印加する信号と、それに同期し
て、任意幅にパルス化された電子ビームを試料上に照射
し、試料から発生した二次電子信号から、試料上の電圧
を測定する方法である。試料印加信号とパルス電子ビー
ムの位相を制御することにより、高速で変化する試料電
位を低速に変換して検出することができる。 ここで、電子ビームのパルス幅は測定される電圧波形の
時間精度をきめることから、繰返し周期の11500〜
1/1000に設定され概略108以下である。比較的
短い繰返し周期(1μs以下)で動作する試料、例えば
メモリ等のLSIにおいてはストロボ法のEBテスタ装
置は有効であるが、長い繰返し周期(10μs以上)の
試料、例えばゲートアレイ等の論理LSIにおいて、同
様に高分解能(電子ビームのパルス幅1ns以下)で測
定すると、電子ビームのデユーティ比が1/104以下
となりS/Hの減少を招く。このことは測定に長時間を
要することとなり、ストロボ法は適切でない。 EBテスタ装置として、ストロボ法を採用しないで、電
子ビームを直流で照射し、高速動作している試料電圧に
応答する二次電子検出系を開発することができれば、上
記問題は解決する。この方式をリアルタイム法と呼ばれ
ている。二次電子信号量は試料電圧の大きさに比例して
増減するため試料電圧5v10v(高/低)の論理情報
を検出することができる。 従来、この種の二次電子検出器としてはシンチレータと
ホトマルチプライヤ−を併用した検出器が使用されてい
る。最近は高速応答性のよいマイクロチャンネルプレー
ト(以下MCPと略す、)も採用されつつある。 これらの検出器を使って約9MHzのリアルタイム法を
実現している報告例が有る[参照:M。 オストロフ他著、「アイシー インターナル エレクト
ロン ビーム ロジック ステート アナリシス;スキ
ャンニング エレクトロン マイクロスコピー第563
〜572頁(M、Ostrow、E、Menzel、e
tc”IC−INTERNAL ELECTRON B
EAM LOGIC5TATE ANALYSIS :
 5CANNING ELECTRON MICRO5
COPY/1982/璽(Pages563−572)
” ] 。 ここで’1’ /’O’ (高/低)の判定は、試料か
ら発生した二次電子信号に任意のスレショルド電圧を設
定し、その電圧レベルより大きいか小さいかによって判
定し、論理情報を得ている。
For measuring the internal voltage of LSIs, an electron beam tester (EB tester) using a scanning electron microscope is used instead of a conventional general-purpose tester using a stylus method. In general, a so-called strobe EB tester device that pulses an electron beam is predominant. This strobe method is a method in which a signal is applied to the sample, and in synchronization with the signal, an electron beam pulsed to an arbitrary width is irradiated onto the sample, and the voltage on the sample is measured from the secondary electron signal generated from the sample. It is. By controlling the sample application signal and the phase of the pulsed electron beam, a rapidly changing sample potential can be converted to a slow one for detection. Here, since the pulse width of the electron beam determines the time accuracy of the voltage waveform to be measured,
It is set to 1/1000 and is approximately 108 or less. The strobe method EB tester is effective for samples that operate with relatively short repetition periods (1 μs or less), such as LSIs such as memories, but for samples that operate with long repetition periods (10 μs or more), such as logic LSIs such as gate arrays. When similarly measured with high resolution (electron beam pulse width of 1 ns or less), the duty ratio of the electron beam becomes 1/104 or less, resulting in a decrease in S/H. This requires a long time for measurement, making the strobe method unsuitable. The above problem would be solved if an EB tester could develop a secondary electron detection system that irradiates a direct current electron beam without using a strobe method and responds to a sample voltage operating at high speed. This method is called the real-time method. Since the amount of secondary electron signal increases or decreases in proportion to the magnitude of the sample voltage, logical information of the sample voltage of 5v10v (high/low) can be detected. Conventionally, as this type of secondary electron detector, a detector using a combination of a scintillator and a photomultiplier has been used. Recently, microchannel plates (hereinafter abbreviated as MCP) with good high-speed response are also being adopted. There is a report that realizes a real-time method of about 9 MHz using these detectors [Reference: M. Ostrov et al., “Icy Internal Electron Beam Logic State Analysis; Scanning Electron Microscopy No. 563
~572 pages (M., Ostrow, E., Menzel, e.
tc”IC-INTERNAL ELECTRON B
EAM LOGIC5TATE ANALYSIS:
5CANNING ELECTRON MICRO5
COPY/1982/Seal (Pages563-572)
”] Here, the determination of '1'/'O' (high/low) is made by setting an arbitrary threshold voltage for the secondary electron signal generated from the sample, and determining whether it is higher or lower than that voltage level. Obtaining logical information.

【発明が解決しようとする課題1 上記従来技術において二次電子信号のSハは主として一
次電子のプローブ電流rpと検出回路の周波数帯域fに
依存していて次式で与えられる。 リアルタイム法においては高速の増幅回路(周波数帯域
は約100MHz)を用いるため、二次電子検出信号の
S/N比の著しい劣化を生じ、試料からの忠実な論理信
号の検出が困難になる。 本発明の目的は、この試料から発生する二次電子信号の
S/Nの悪化に伴う論理信号の誤検出を取り除き、真の
論理信号を検出することにある。 【課題を解決するための手段】 上記目的は、試料に印加した基準クロックに同期して、
その周期の間、二次電子信号を積分する手段、任意のス
レッショルド電圧を発生する手段。 上記積分された電圧と任意のスレショルド電圧をコンパ
レートする手段およびその結果を記憶する手段を具備す
ることにより達成される。
Problem 1 to be Solved by the Invention In the above-mentioned prior art, S of the secondary electron signal mainly depends on the primary electron probe current rp and the frequency band f of the detection circuit, and is given by the following equation. Since the real-time method uses a high-speed amplifier circuit (frequency band is about 100 MHz), the S/N ratio of the secondary electron detection signal deteriorates significantly, making it difficult to detect a faithful logic signal from the sample. An object of the present invention is to detect a true logic signal by eliminating erroneous detection of a logic signal caused by deterioration of the S/N ratio of a secondary electron signal generated from this sample. [Means for solving the problem] The above purpose is to synchronize with the reference clock applied to the sample.
Means for integrating the secondary electron signal during the period, means for generating an arbitrary threshold voltage. This is achieved by comprising means for comparing the integrated voltage with an arbitrary threshold voltage and means for storing the result.

【作用】[Effect]

論理LSI素子は一般的には1ケあるいは2ケの基準ク
ロックに同期して論理動作している。従って、検出され
た二次電子信号をこの基準クロックに同期して一周期分
づつ積分する手段により、基準クロックの周波数より高
い高周波の雑音を除去し、−周期平均の論理情報を検出
することができる0次に、任意のスレショルド電圧とそ
の積分値をコンパレートする手段により、論理値′1′
/’O″に変換することができる。 以上の作用により、試料の論理情報を正しく検出するこ
とができ、高精度の論理テスタ装置が実現できる。
Logic LSI elements generally operate logically in synchronization with one or two reference clocks. Therefore, by integrating the detected secondary electronic signal one cycle at a time in synchronization with this reference clock, it is possible to remove high frequency noise higher than the frequency of the reference clock and detect -period average logical information. By comparing an arbitrary threshold voltage and its integral value, the logical value '1' can be obtained.
/'O''. Through the above-described operation, the logical information of the sample can be detected correctly, and a highly accurate logical tester device can be realized.

【実施例】【Example】

以下1本発明の一実施例を第1図により説明する。電界
放射型(FE)電子銃1より放射された一次電子ビーム
2は対物レンズ4により細く収束され、試料である論理
LSI5の任意の測定ケ所にスポット照射される。 試料5にはパターンジェネレータ7より任意のテストパ
ターンが印加される。このテストパターンには1例えば
クロック50MHzで動作する高(high)と低(L
ow)の1 ’ / ’ O’ (5V10V)パター
ンが数千パターン連続して印加され、かつ、LSI素子
の数百の外部ピンから種々様々のパターンが印加される
。 第2図(a)にその基準クロック波形を示す。 試料から発生した二次電子は、エネルギーアナライザー
3により試料電位情報を含んだ信号となり。 二次電子検出器に入射する。入射した二次電子信号を高
速のビデオ増幅器(周波数帯域100MHz)8で増幅
し、電圧信号に変換する。 第2図(b)に検出されたある論理パターンの二次電子
信号波形を示す。図から明らかなように、この二次電子
信号波形は電子ビーム量に依存した量子化雑音、FE雑
音そしてアンプ雑音などのため、非常にS/Hの悪い波
形となっている。従来、この信号と任意のスレショルド
電圧との比較により、論理値に変換していたため、正確
な論理の検出ができなかった。このため本実施例では、
この二次電子信号を積分回路9に入力する。 積分回路9は、基準クロックの一周期の時間連続して積
分し、その波形は、第2図(c)の様になる。この−周
期間の最大電圧値をサンプルホールドしてコンパレータ
10に入力する。コンパレータは、任意に設定されたス
レショルド電圧Vtと積分された電圧Viを比較し、V
 i ) V tなら論理値′1′を出力し、Vi<V
tなら論理値′0′を出力する。その結果第2図(d)
の論理値となる。これらの論理値をメモリ11に順次記
憶する。この結果、高周波の雑音による誤検出を取り除
き真の論理情報を検出することができる。 以上、メモリに記憶された論理情報は、コンピュータに
取り込まれ、あらかじめシュミレーションしであるCA
Dデータとの比較照合を行い、論理LSI素子の不良解
析を実施する。
An embodiment of the present invention will be described below with reference to FIG. A primary electron beam 2 emitted from a field emission (FE) electron gun 1 is narrowly focused by an objective lens 4, and is spot-irradiated onto an arbitrary measurement location of a logic LSI 5, which is a sample. An arbitrary test pattern is applied to the sample 5 from the pattern generator 7. This test pattern includes 1, for example, high and low clocks operating at a clock frequency of 50 MHz.
Thousands of 1'/'O' (5V10V) patterns of ow) are applied continuously, and various patterns are applied from hundreds of external pins of the LSI element. FIG. 2(a) shows the reference clock waveform. The secondary electrons generated from the sample are converted into a signal containing sample potential information by the energy analyzer 3. incident on the secondary electron detector. The incident secondary electron signal is amplified by a high-speed video amplifier (frequency band: 100 MHz) 8 and converted into a voltage signal. FIG. 2(b) shows a detected secondary electronic signal waveform of a certain logical pattern. As is clear from the figure, this secondary electron signal waveform has a very poor S/H due to quantization noise, FE noise, amplifier noise, etc. that depend on the amount of electron beam. Conventionally, this signal was converted to a logical value by comparing it with an arbitrary threshold voltage, making it impossible to accurately detect the logic. Therefore, in this example,
This secondary electron signal is input to an integrating circuit 9. The integrating circuit 9 continuously integrates for one period of the reference clock, and its waveform becomes as shown in FIG. 2(c). The maximum voltage value during this period is sampled and held and input to the comparator 10. The comparator compares an arbitrarily set threshold voltage Vt with the integrated voltage Vi, and
i) If V t, output the logical value '1', and Vi<V
If t, a logical value '0' is output. As a result, Figure 2 (d)
becomes the logical value of These logical values are sequentially stored in the memory 11. As a result, false detections due to high frequency noise can be removed and true logical information can be detected. As mentioned above, the logical information stored in the memory is imported into the computer and simulated in advance.
A comparison is made with the D data and a failure analysis of the logic LSI element is performed.

【発明の効果】【Effect of the invention】

本発明によれば真の論理情報を検出することができるの
で、高精度の論理EBテスタ装置が実現できる。
According to the present invention, since true logic information can be detected, a highly accurate logic EB tester device can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のEBテスタの構成図、第2
図は本発明の実施例における信号処理を説明するための
パルス波形図である 符号の説明 1・・・電子銃、2・・・−次電子、3・・・エネルギ
ーアナライザー、4・・・対物レンズ、5・・・試料、
6・・・二次電子検出器、7・・・パタージェネレータ
、8・・・ビデオ増幅器、9・・・積分回路、10・・
・コンパレータ。 巽/斤 ジェ芥レータ 和1 (δ2梗ホ詭是l
FIG. 1 is a configuration diagram of an EB tester according to an embodiment of the present invention, and FIG.
The figure is a pulse waveform diagram for explaining signal processing in an embodiment of the present invention.Explanation of symbols 1...electron gun, 2...secondary electron, 3...energy analyzer, 4...objective Lens, 5... sample,
6...Secondary electron detector, 7...Patter generator, 8...Video amplifier, 9...Integrator circuit, 10...
·comparator. Tatsumi / 斤JeKetaRator sum 1 (δ2Kho ho sophistry is l

Claims (1)

【特許請求の範囲】[Claims] 1、電子ビームを細く絞り、試料であるLSI素子に照
射し、発生した二次電子を検出して、試料の内部電圧を
測定する電子ビームテスタ装置において、検出された二
次電子信号から論理値に変換する手段として、二次電子
信号を各論理ステップの間積分して、論理判定を実施し
、論理値に変換することを特徴とする電子ビームテスタ
装置の信号処理方法。
1. In an electron beam tester device that narrows down the electron beam, irradiates it onto the sample LSI element, detects the generated secondary electrons, and measures the internal voltage of the sample, a logical value is determined from the detected secondary electron signal. 1. A signal processing method for an electron beam tester apparatus, comprising: integrating a secondary electron signal during each logical step, performing a logical judgment, and converting the signal into a logical value.
JP1114940A 1989-05-10 1989-05-10 Signal processing method for electron beam tester device Pending JPH02297855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1114940A JPH02297855A (en) 1989-05-10 1989-05-10 Signal processing method for electron beam tester device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1114940A JPH02297855A (en) 1989-05-10 1989-05-10 Signal processing method for electron beam tester device

Publications (1)

Publication Number Publication Date
JPH02297855A true JPH02297855A (en) 1990-12-10

Family

ID=14650419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1114940A Pending JPH02297855A (en) 1989-05-10 1989-05-10 Signal processing method for electron beam tester device

Country Status (1)

Country Link
JP (1) JPH02297855A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003142A (en) * 1998-02-04 2000-01-07 Shimadzu Corp Pixel inspection method of flat panel display by electronic beam and inspection apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003142A (en) * 1998-02-04 2000-01-07 Shimadzu Corp Pixel inspection method of flat panel display by electronic beam and inspection apparatus

Similar Documents

Publication Publication Date Title
EP0196804B1 (en) Method and apparatus for testing integrated electronic device
US6172512B1 (en) Image processing methods for the optical detection of dynamic errors in integrated circuits
US4486660A (en) Electron beam testing device for stroboscopic measurement of high-frequency, periodic events
US6459282B1 (en) Charged particle beam test system for extracting test result at specified timing
JPS5932145A (en) Potential detector
JPH02297855A (en) Signal processing method for electron beam tester device
US6163159A (en) Charged particle beam test system
JPS6088441A (en) Method of measuring lapse of signal at measuring point
JPH03229179A (en) Charged beam device
JPS5853504B2 (en) Test methods for integrated circuit devices
US5281909A (en) Process and system for measuring the course of a signal at a point of measurement on a sample
JPH01311553A (en) Charged particle ray device
Ranucci et al. A sampling board optimized for pulse shape discrimination in liquid scintillator applications
JPH01169862A (en) Charged particle beam device
JPH02295047A (en) Charged particle beam device
JPS62264717A (en) Pseudo photon pulse generator
JPS6142817B2 (en)
JP3123860B2 (en) Elemental analyzer using wavelength dispersive spectrometer and energy dispersive spectrometer
JP2001351553A (en) Device for inspecting dose uniformity in ion implantation
JPS62150642A (en) Potential measuring device applying charged beam
JP2685722B2 (en) X-ray analysis method
JPH02295046A (en) Logic analysis electron beam tester device
JPS6243051A (en) Method for measuring the width of electron beam pulse
JPH0310177A (en) Strobo electron beam apparatus
JPS61107170A (en) Electron beam probing apparatus