JPH02294078A - 光センサ - Google Patents
光センサInfo
- Publication number
- JPH02294078A JPH02294078A JP1114813A JP11481389A JPH02294078A JP H02294078 A JPH02294078 A JP H02294078A JP 1114813 A JP1114813 A JP 1114813A JP 11481389 A JP11481389 A JP 11481389A JP H02294078 A JPH02294078 A JP H02294078A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- substrate
- photodiode
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000003287 optical effect Effects 0.000 claims description 17
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 14
- 230000007423 decrease Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、ＰＮ接合を備えたフォトダイオードを用い、
接合容量に蓄積された電荷の入射光量に応じた放電によ
り上昇する電圧が一定値に達するまでの時間を計測する
電荷蓄積型の光センサに関する． 〔従来の技術〕 光センサを構成するフォトダイオードのＰＮ接合は、従
来、例えば第２図に示すようにＮ型の基板１とその表面
層に設けられたＰ層２との間に形成される．このＰＮ接
合に逆バイアスを印加することにより、接合面の近傍に
点線で示す空乏層領域３が形成されている。基板内に入
射した光は、Ｎ型基板１およびＰ型領域２において電子
・正孔対を発生させる．このうち空乏層領域３にて発生
したキャリアは、空乏層内の電界によりほぼ１００％電
流として流れるが、それ以外の基板１あるいは領域２内
で発生したキャリアは、キャリアのライフタイムの間に
拡散にて空乏層領域３まで辿り着いたもののみ電流とし
て流れ、その他は再結合し、熱として失われる． また、光が照射されない場合においても、フォトダイオ
ードの逆方向リーク電流が流れ、いわゆる暗電流となる
．暗電流は主に、空乏層での発生電流と空乏層が外界と
の界面に接する部分４での発生電流である．特に界面４
での発生電流は、プロセスや基板の影響を受けやすく、
暗電流に大きく影響を与える．このような暗ｔ流は、光
信号に雑音として付与されるため好ましくない．それ故
、暗電流を低滅する目的で、第３図のように、例えばＰ
型頷域２をＮ型基板１内に埋め込んだ形状も考案されて
いる。この場合、空乏層が外界との界面と接しないので
、界面での発生電流がないため、暗電流が低減される．
しかし、空乏層がＰ型領域の周り全体に形成されるので
、接合容量が増加する． 接合容量に蓄積された電荷の放電により発生する電圧が
一定電圧に達するまでの時間を計測する光センサの回路
構成は、第４図（ａｌのようになっており、また第４図
（ｂ）に示すタイミングチャートで動作する。第４図（
ａｔにおいて、接合容量１２を有するフォトダイオード
１１に直列にトランジスタｌ３が接続され、フォトダイ
オード１１とトランジスタ１３の接続点にコンパレータ
１４の人力端子が接続される。コンバレータ１４の他の
入力端子には比較電圧Ｖ Ｐ＠ｆが人力されている．接
続回路は寄生容量１５を有する。以下に動作原理を簡単
に説明する．時刻ｔ１以前はトランジスタ１３は導通状
態にしてお《．この場合、フォトダイオード１１の接合
容量１２には、逆バイアスがかかり、電荷が蓄積されて
いる．次に、時刻ｔ，にトランジスタ１３を非導通にす
ると、フォトダイオード１ｌの接合容量１２は、光量に
応じた分放電を行い、電位■１は第４図（ｂｌのタイミ
ングチャートに示すように上昇していく。
接合容量に蓄積された電荷の入射光量に応じた放電によ
り上昇する電圧が一定値に達するまでの時間を計測する
電荷蓄積型の光センサに関する． 〔従来の技術〕 光センサを構成するフォトダイオードのＰＮ接合は、従
来、例えば第２図に示すようにＮ型の基板１とその表面
層に設けられたＰ層２との間に形成される．このＰＮ接
合に逆バイアスを印加することにより、接合面の近傍に
点線で示す空乏層領域３が形成されている。基板内に入
射した光は、Ｎ型基板１およびＰ型領域２において電子
・正孔対を発生させる．このうち空乏層領域３にて発生
したキャリアは、空乏層内の電界によりほぼ１００％電
流として流れるが、それ以外の基板１あるいは領域２内
で発生したキャリアは、キャリアのライフタイムの間に
拡散にて空乏層領域３まで辿り着いたもののみ電流とし
て流れ、その他は再結合し、熱として失われる． また、光が照射されない場合においても、フォトダイオ
ードの逆方向リーク電流が流れ、いわゆる暗電流となる
．暗電流は主に、空乏層での発生電流と空乏層が外界と
の界面に接する部分４での発生電流である．特に界面４
での発生電流は、プロセスや基板の影響を受けやすく、
暗電流に大きく影響を与える．このような暗ｔ流は、光
信号に雑音として付与されるため好ましくない．それ故
、暗電流を低滅する目的で、第３図のように、例えばＰ
型頷域２をＮ型基板１内に埋め込んだ形状も考案されて
いる。この場合、空乏層が外界との界面と接しないので
、界面での発生電流がないため、暗電流が低減される．
しかし、空乏層がＰ型領域の周り全体に形成されるので
、接合容量が増加する． 接合容量に蓄積された電荷の放電により発生する電圧が
一定電圧に達するまでの時間を計測する光センサの回路
構成は、第４図（ａｌのようになっており、また第４図
（ｂ）に示すタイミングチャートで動作する。第４図（
ａｔにおいて、接合容量１２を有するフォトダイオード
１１に直列にトランジスタｌ３が接続され、フォトダイ
オード１１とトランジスタ１３の接続点にコンパレータ
１４の人力端子が接続される。コンバレータ１４の他の
入力端子には比較電圧Ｖ Ｐ＠ｆが人力されている．接
続回路は寄生容量１５を有する。以下に動作原理を簡単
に説明する．時刻ｔ１以前はトランジスタ１３は導通状
態にしてお《．この場合、フォトダイオード１１の接合
容量１２には、逆バイアスがかかり、電荷が蓄積されて
いる．次に、時刻ｔ，にトランジスタ１３を非導通にす
ると、フォトダイオード１ｌの接合容量１２は、光量に
応じた分放電を行い、電位■１は第４図（ｂｌのタイミ
ングチャートに示すように上昇していく。
この電位■１がコンバレータ９の比較電圧Ｖ ｒ＊ｆと
等しくなった時、ｖ２は反転する．この時刻ｔ２を測定
することにより、Ｔ ”” ｔ ｔ ｊ ＋が分か
る。
等しくなった時、ｖ２は反転する．この時刻ｔ２を測定
することにより、Ｔ ”” ｔ ｔ ｊ ＋が分か
る。
この時Ｔは以下の式となる。
Ｔ ＝ （ Ｃ＋ ＋ Ｃｚ ） Ｘ ■ｒａｔ ／
ｌ−・一・−・一（１）ここでｉは光量に応じた光電流
、ＣＩは接合容量１２の大きさ、Ｃ２は回路寄生容量１
５の大きさである． 〔発明が解決しようとする課題〕 近年、光センサは高感度化が求められている。
ｌ−・一・−・一（１）ここでｉは光量に応じた光電流
、ＣＩは接合容量１２の大きさ、Ｃ２は回路寄生容量１
５の大きさである． 〔発明が解決しようとする課題〕 近年、光センサは高感度化が求められている。
高感度化は、（１）式においてＴを下げることを意味す
る．しかしながら、第３図に示した従来の暗電流低減光
センサでは、上記のように接合容量ＣＩが大きくなるた
め、（１）式〇Ｔが増加し、感度が低下するという問題
がある． 本発明の目的は、暗電流低減の目的のためにフォトダイ
オードを構成する一方の領域が他導電形の基板中に埋込
まれた構造をもち、しかも感度を向上させた高性能な光
センサを提供することにある． 〔課題を解決するための手段〕 上記の目的を達成するために、本発明の光センサは、第
一導電型の基板とその中に埋め込まれた環状の第二ｉｔ
型の領域によって形成されるフォトダイオードを有する
ものとする． 〔作用〕 環状の第二導電型領域とそれを完全に取囲む第一導電型
の基板領域との間のＰＮ接合の面積は、外周寸法が同じ
で中実の第二導電型領域とそれを完全に取囲む第一導電
型の基板領域との間のＰＮ接合の面積より小さい．従っ
て接合容量が減り、（１）式内の０１が減少する．受光
部に入射した光によって発生したキャリアは、空乏層領
域では電界によりほぼ１００％光電流になるが、空乏層
領域以外は拡散によって光電流となる．上記光センサ構
造においては、空乏層面積が減少するので、光電流変換
効率も減少する．しかし、キャリアのライフタイムは、
第一導電型の基板が不純物濃度（１０ＩＳ／ｄ程度）の
場合、通常１００μ３以上あるので、フォトダイオード
の寸法が１００一程度以下であれば拡散によって光電流
は流れるため、（１）式の光電流ｉはそれ程減少しない
。それ故、総合的に感度は向上する． 〔実施例〕 第１図ｆａｔ ， （ｂｌ ． ｆａｔは本発明の一実
施例の光センサを示し、ｆａｌは（′ｂ）のｃ−ｃ’線
，（Ｃ）のＤ−Ｄ’線を通る断面図、（ｂｌは（ａｌの
Ａ−Ａ’線に沿って切った断面図、（Ｃｌは（ａｌのＢ
−Ｂ’線に沿って切った断面図であり、第２図と共通の
部分には同一の符号が付されている．この場合、Ｐ型領
域２は第３図と同様にＮ型基板１の中に埋込まれている
が、図示のように中空部を有する角環状を呈している。
る．しかしながら、第３図に示した従来の暗電流低減光
センサでは、上記のように接合容量ＣＩが大きくなるた
め、（１）式〇Ｔが増加し、感度が低下するという問題
がある． 本発明の目的は、暗電流低減の目的のためにフォトダイ
オードを構成する一方の領域が他導電形の基板中に埋込
まれた構造をもち、しかも感度を向上させた高性能な光
センサを提供することにある． 〔課題を解決するための手段〕 上記の目的を達成するために、本発明の光センサは、第
一導電型の基板とその中に埋め込まれた環状の第二ｉｔ
型の領域によって形成されるフォトダイオードを有する
ものとする． 〔作用〕 環状の第二導電型領域とそれを完全に取囲む第一導電型
の基板領域との間のＰＮ接合の面積は、外周寸法が同じ
で中実の第二導電型領域とそれを完全に取囲む第一導電
型の基板領域との間のＰＮ接合の面積より小さい．従っ
て接合容量が減り、（１）式内の０１が減少する．受光
部に入射した光によって発生したキャリアは、空乏層領
域では電界によりほぼ１００％光電流になるが、空乏層
領域以外は拡散によって光電流となる．上記光センサ構
造においては、空乏層面積が減少するので、光電流変換
効率も減少する．しかし、キャリアのライフタイムは、
第一導電型の基板が不純物濃度（１０ＩＳ／ｄ程度）の
場合、通常１００μ３以上あるので、フォトダイオード
の寸法が１００一程度以下であれば拡散によって光電流
は流れるため、（１）式の光電流ｉはそれ程減少しない
。それ故、総合的に感度は向上する． 〔実施例〕 第１図ｆａｔ ， （ｂｌ ． ｆａｔは本発明の一実
施例の光センサを示し、ｆａｌは（′ｂ）のｃ−ｃ’線
，（Ｃ）のＤ−Ｄ’線を通る断面図、（ｂｌは（ａｌの
Ａ−Ａ’線に沿って切った断面図、（Ｃｌは（ａｌのＢ
−Ｂ’線に沿って切った断面図であり、第２図と共通の
部分には同一の符号が付されている．この場合、Ｐ型領
域２は第３図と同様にＮ型基板１の中に埋込まれている
が、図示のように中空部を有する角環状を呈している。
ただし、第１図山）に示すように外部回路との接続のた
め、２個所にＰ型領域２と連結され基板１の表面に達す
るＰ型接続部５が形成されている．この接続部５以外で
はＰ型領域はＮ型基板１中に埋め込まれており、外界と
の界面に接する空乏層領域３の面積は微小であるため、
暗電流低減が達成される。
め、２個所にＰ型領域２と連結され基板１の表面に達す
るＰ型接続部５が形成されている．この接続部５以外で
はＰ型領域はＮ型基板１中に埋め込まれており、外界と
の界面に接する空乏層領域３の面積は微小であるため、
暗電流低減が達成される。
また、接合容量はほぼＰ型領域２とＮ型基板１との接合
面積に比例するので、Ｐ型領域２が中空である分、第３
図に示した中実の場合より容慢は減少する．中空部には
基板１が存在し、その不純物濃度は通常１０”／ ｄ程
度の低濃度であるから、中空部に入射した光により発生
するキャリアのライフタイムは１００μ３以上ある．そ
れ故、拡散長が１００一以上あるので、キャリアの一部
はＮ型碁板１とＰ型領域２との接合部まで拡散していき
、その結果、＋１１式における光電流ｉの低減量より、
接合容量Ｃ１の低減量の方が大きいので、Ｔは小さくな
り、感度は向上する。例えば光電流が第３図の場合の９
０％となるのに対し、接合容量が５０％に低減すれば、
感度は約４０％増加する。
面積に比例するので、Ｐ型領域２が中空である分、第３
図に示した中実の場合より容慢は減少する．中空部には
基板１が存在し、その不純物濃度は通常１０”／ ｄ程
度の低濃度であるから、中空部に入射した光により発生
するキャリアのライフタイムは１００μ３以上ある．そ
れ故、拡散長が１００一以上あるので、キャリアの一部
はＮ型碁板１とＰ型領域２との接合部まで拡散していき
、その結果、＋１１式における光電流ｉの低減量より、
接合容量Ｃ１の低減量の方が大きいので、Ｔは小さくな
り、感度は向上する。例えば光電流が第３図の場合の９
０％となるのに対し、接合容量が５０％に低減すれば、
感度は約４０％増加する。
第５図は第１図に示した光センサの製造工程を第１図（
ｂｌの断面で１個のフォトダイオードについて示したも
のである．先ず、不純物濃度１０１Ｓ／ ｃｄ程度のＮ
型シリコン基板１０の表面層にＢＦ！イオンの打込みあ
るいは選択不純物拡散で、角環状のＰ型領域２を形成す
る （図ａ）．Ｐ型顛域２は深さ０．２ 〜０．５ ｎ
’，外側寸法１００ｍＸ２０−で環の幅は５−である。
ｂｌの断面で１個のフォトダイオードについて示したも
のである．先ず、不純物濃度１０１Ｓ／ ｃｄ程度のＮ
型シリコン基板１０の表面層にＢＦ！イオンの打込みあ
るいは選択不純物拡散で、角環状のＰ型領域２を形成す
る （図ａ）．Ｐ型顛域２は深さ０．２ 〜０．５ ｎ
’，外側寸法１００ｍＸ２０−で環の幅は５−である。
従ってｌＱ４Ｘ８Ｑ，ｍの中空部が生ずる。
次にこの基仮１の表面にエビタキシャル成長で厚さ０．
３〜０．５μのＮ型［２０を形成する （図ｂ）．この
Ｎ型Ｊｉｉ２０とＮ型基仮１０とを合わせて第１図では
Ｎ型基板１として示している。このあとエビタキシャル
層２０にＢＰｚイオンの打込みあるいは選択不純物拡散
によりＰ型領域２に達するＰ型接続部５を形成する （
図Ｃ）．これにより第１図に示した光センサができ上が
る． 〔発明の効果〕 本発明によれば、フォトダイオードを形成する一方の領
域を他導電形の基板中に埋め込み、暗電流低減を図った
埋め込み型光センサの埋込み領域を中空部を有する環状
とすることにより、接合容量の増加による感度低下を抑
えることができ、それによって低暗ｔｉ流，高感度の高
性能な光センサを得ることができた。
３〜０．５μのＮ型［２０を形成する （図ｂ）．この
Ｎ型Ｊｉｉ２０とＮ型基仮１０とを合わせて第１図では
Ｎ型基板１として示している。このあとエビタキシャル
層２０にＢＰｚイオンの打込みあるいは選択不純物拡散
によりＰ型領域２に達するＰ型接続部５を形成する （
図Ｃ）．これにより第１図に示した光センサができ上が
る． 〔発明の効果〕 本発明によれば、フォトダイオードを形成する一方の領
域を他導電形の基板中に埋め込み、暗電流低減を図った
埋め込み型光センサの埋込み領域を中空部を有する環状
とすることにより、接合容量の増加による感度低下を抑
えることができ、それによって低暗ｔｉ流，高感度の高
性能な光センサを得ることができた。
第１図Ｔａｌ， Ｃｂ）， ｆｃｌは本発明の一実施例
の光センサの構造を示し、（ａｌは（ｂｌのｃ−ｃ’線
，（Ｃ）のＤ−Ｄ’線を通る断面図、（′ｂ）はｆａｌ
のＡ−Ａ’線に沿って切った断面図、ｔｅｌは＋ａ＋の
Ｂ−Ｂ’線に沿って切った断面図、第２図は従来の光セ
ンサの一例の断面図、第３図は従来の埋め込み型光セン
サの一例の断面図、第４図（５）は一定電圧に達するま
での時間を計測する光センサの回路図、第４図山》は同
回路のタイミングチャート図、第５図ｔａｇ， ０１１
． （Ｃ）は第１図に示す光センサの製造工程を順次示
す断面図である。 １二Ｎ型シリコン基板、２：Ｐ型領域。 第１図 第２図 ］ 第３図 ］ ＜０冫 第５図
の光センサの構造を示し、（ａｌは（ｂｌのｃ−ｃ’線
，（Ｃ）のＤ−Ｄ’線を通る断面図、（′ｂ）はｆａｌ
のＡ−Ａ’線に沿って切った断面図、ｔｅｌは＋ａ＋の
Ｂ−Ｂ’線に沿って切った断面図、第２図は従来の光セ
ンサの一例の断面図、第３図は従来の埋め込み型光セン
サの一例の断面図、第４図（５）は一定電圧に達するま
での時間を計測する光センサの回路図、第４図山》は同
回路のタイミングチャート図、第５図ｔａｇ， ０１１
． （Ｃ）は第１図に示す光センサの製造工程を順次示
す断面図である。 １二Ｎ型シリコン基板、２：Ｐ型領域。 第１図 第２図 ］ 第３図 ］ ＜０冫 第５図
Claims (1)
- １）第一導電型の基板とその中に埋め込まれた環状の第
二導電型の領域によって形成されるフォトダイオードを
有することを特徴とする光センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114813A JPH02294078A (ja) | 1989-05-08 | 1989-05-08 | 光センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114813A JPH02294078A (ja) | 1989-05-08 | 1989-05-08 | 光センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294078A true JPH02294078A (ja) | 1990-12-05 |
Family
ID=14647327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114813A Pending JPH02294078A (ja) | 1989-05-08 | 1989-05-08 | 光センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148251A (en) * | 1991-11-25 | 1992-09-15 | The United States Of America As Represented By The Secretary Of The Army | Photoconductive avalanche GaAs switch |
| US5243215A (en) * | 1990-05-31 | 1993-09-07 | Fuji Electric Co., Ltd. | Semiconductor photodiode device with reduced junction area |
-
1989
- 1989-05-08 JP JP1114813A patent/JPH02294078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243215A (en) * | 1990-05-31 | 1993-09-07 | Fuji Electric Co., Ltd. | Semiconductor photodiode device with reduced junction area |
| US5148251A (en) * | 1991-11-25 | 1992-09-15 | The United States Of America As Represented By The Secretary Of The Army | Photoconductive avalanche GaAs switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818794B2 (en) | Solid-state image sensor and camera | |
| US6756618B2 (en) | CMOS color image sensor and method for fabricating the same | |
| US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
| US5243215A (en) | Semiconductor photodiode device with reduced junction area | |
| US20020171097A1 (en) | Integrated CMOS structure for gate-controlled buried photodiode | |
| US7615838B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7034347B2 (en) | Charge detecting device | |
| Cheng et al. | An ultra-low dark current CMOS image sensor cell using n/sup+/ring reset | |
| US6753202B2 (en) | CMOS photodiode having reduced dark current and improved light sensitivity and responsivity | |
| KR19980071190A (ko) | 전자기 복사 탐지기, 이러한 탐지기를 사용하는 고감도 픽셀구조 및 이러한 탐지기 제조방법 | |
| US5430312A (en) | Charge modulated device | |
| KR100406596B1 (ko) | 엔피엔피 포토다이오드를 구비하는 이미지 센서 제조 방법 | |
| JPH02294078A (ja) | 光センサ | |
| JPS5854671A (ja) | 固体撮像素子 | |
| JP2568074B2 (ja) | 光センサ集積回路 | |
| TWI246189B (en) | Active pixel sensor | |
| JPH03261172A (ja) | 固体撮像素子 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JPH02216876A (ja) | 光センサ | |
| JPH02291180A (ja) | フォトダイオード | |
| KR20040093295A (ko) | 시모스 이미지센서의 포토다이오드의 제조방법 | |
| KR20020030959A (ko) | 포토다이오드 영역에 트렌치를 구비하는 이미지 센서 및그 제조 방법 | |
| JPH0436582B2 (ja) | ||
| JP2792219B2 (ja) | フォトダイオードを備えた半導体装置及びその製造方法 | |
| JPS5830165A (ja) | 半導体装置 |