JPH0228874B2

JPH0228874B2 -

Info

Publication number: JPH0228874B2
Application number: JP63211196A
Authority: JP
Inventors: Minoru Hosokawa; Katsuyuki Ikeda; Satoru Yazawa
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-08-25
Filing date: 1988-08-25
Publication date: 1990-06-26
Also published as: JPH01138590A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マトリクス型の液晶表示パネルによ
るテレビ等の画像表示装置に関する。

〔従来の技術〕

液晶の電気光学効果を利用して各種の表示装置
が考案、或は実用化されている。これらは、液晶
分子の配向特性、誘電異方性、光学異方性等の組
み合せによるもので、一般的な通称としてDSM、
TN、GH、等の呼び名がある。これら液晶の共
通の特徴として、受光型の表示効果を有する事、
比較的高抵抗である事、表示特性における閾値が
各パラメータに対して緩慢或は不安定である事、
等が揚げられる。ここで受光型及び高抵抗である
点は、液晶が他の表示体に比較して優位とされ、
表示体として実用化される所以であるが、逆に、
閾値特性が他の表示素子より劣り、液晶の駆動条
件を複雑、難問化させている。更に、直流駆動に
対する寿命が短い点も、駆動条件を難しくする要
因となつている。

第１図は、従来の実施例を示す表示パネル周辺
の回路図で、例えば文献SID77DIGESTP64〜65
等に実施例が見られる。図中、２―１はテレビ映
像信号等の画像信号入力、２―２は同期分離信
号、２―３は同期分離信号よりタイミングクロツ
ク等の制御信号を発生する回路である。２―４、
２―５マトリクス表示部の縦線或は横線を制御し
て各マトリクス画素に表示信号を分配走査する回
路である。２―４は２―１から入力される直列画
像信号を並列変換して各画素に直列接続したトラ
ンジスタのドレイン側に供給してやるドレイン駆
動回路。２―５は、２―３出力クロツクにより各
画素に直列接続したトランジスタのゲートをライ
ン毎に順次ON、OFF制御して、画像信号を画素
に読み込ませるゲート駆動回路である。各マトリ
クス部に配置されたトランジスタの出力側ドレイ
ン２―６は、液晶表示体の各画素電極に結合され
ている。文献SID78DIGEST P96〜97に述べれら
れている如く、従来第１図の回路によるマトリク
ス表示にあつては、液晶駆動は直流駆動になるも
のであつた。第１図にあつては、液晶マトリクス
表示体部の液晶を挾む電極の内各画素電極に対向
した電極は、全表示面にわたつて共通電極から成
り、電位はGNDレベルにとられていてMOSトラ
ンジスタのサブストレート及び並列に配置された
キヤパシターの共通側電極電位と一致する。この
為、液晶材料には直流寿命を長く保つ目的で、酸
化還元剤をドープする等の処理が必要とされた。

ここで、第１図の回路における信号の波形と電
位の関係を第２図に示す。３―１は端子２−１に
供給される画像信号であり、３―２はブロツク２
―４において画像信号を各マトリクスのデータ線
毎にサンプリングする際の周期信号である。横軸
ｔは時間、縦軸Ｖは電圧を表わす。３―３は画像
信号の黒レベル、３―４は白レベルを表わし、液
晶の閾値電圧と飽和電圧にそれぞれ相当する。電
圧Ｏは第１図のGNDに相当し、基板及び共通電
極電位である。

更に本発明に関連する別の従来回路例を第３図
に揚げる。具体的にはSID78DIGEST P94〜95等
に実施例が見られる。第３図中、４―１は第１図
２―１に対応し、画像信号入力である。４―２は
ローパスフイルター、４―３は増幅器、４―４は
Ａ／Ｄ変換器、４―５はデータエンコーダ、４―
８は直列並列変換シフトレジスタである。画像信
号入力４―１はローパスフイルター、増幅器を経
て該当表示パネルの表示性能に対応した帯域の画
像信号に変換された後、Ａ／Ｄ変換器によつてデ
イジタルコード変換される。４―８は被変換画像
デイジタル画像データをマトリクスの各データ線
に並列出力する。並列出力データは各データ線毎
に設けられたＤ／Ａ変換器に入力されてアナログ
画像信号に復帰される。この際、Ｄ／Ａ変換器出
力信号の利得は、利得制御回路４―９によつて制
御され、液晶の（電圧―コントラスト）相関特性
と画像信号のコントラストが一致する如く調整さ
れる。更にＤ／Ａ出力はバツフア増幅器４―１２
に入力される。４―１２はオフセツトバイアスレ
ベル調整回路４―１０により画像信号の基準レベ
ルが液晶の閾値付近に対応する如く調整して画像
信号がデータ線に出力する。４―６は同期分離回
路、４―７はタイミング信号発生回路、４―１３
はマトリクス表示部のクロツク線を制御する回路
で、２―５に対応する。４―１６は表示マトリク
ス部であり、構成は第１図中２―７に等しい故、
図を省略してある。第３図に示す回路例にあつて
も第１図と同様に、液晶駆動は直流で行なわれて
いる。又、第３図では、マトリクス表示部のデー
タ線に供給される画像信号に対し利得制御回路４
―９とオフセツトバイアスレベル制御回路４―１
０とがあつて、信号レベルを液晶表示体の特性に
適合させる事を可能にしている。

〔従来技術の問題点〕

上述のような従来の回路にあつては、各データ
線毎に利得調整するＤ／Ａ変換器とオフセツト調
整するバツフア増幅器とを設けて、それぞれを同
一の制御信号線によつて調整するものである。従
つて、第３図からも明らかな如く、データ線数に
等しい数のＤ／Ａ変換器とバツフアー増幅器を必
要とし、データ線駆動回路が極めて複雑となる。
更に、各Ｄ／Ａ、或はバツフアーを構成する増幅
器は、利得その他の増幅特性が一致していなけれ
ばならない。無調整状態で各増幅器の特性が一致
する事は素子製造上不可能に近く、従つて予め、
増幅器毎に調整しなければならない。

〔発明の目的〕

本発明は、係る従来の欠点を改良して、液晶の
表示性能を十分に活かした画像表示装置を提供す
るものである。本発明によれば、文献Displ ay
conf.1976 P52のいわゆるダイナミツク駆動方式
に比較してマトリクス走査線数を大幅に増して
も、液晶の表示コントラスト性能を少しも損なわ
ず、又、表示駆動に要する印加電圧も高くなる事
はない。更に、画面のちらつき（いわゆるフリツ
カ）が発生することもない。又、本発明は液晶を
交流駆動するものであるから、液晶の寿命を長く
保つ事が可能であり、酸化還元剤等の添加物を混
入する必要もなくなる。本発明を実施する回路に
あつては、第３図に比較し大幅に簡略化され、且
つコントラスト、明るさ等の調整についても極め
て容易に行なえるもので、実用性が高く、第２図
の如きバラツキの要因を持たない。

〔実施例〕

第４図は、本発明になる液晶画像表示装置を用
いてテレビジヨン受像機を構成した場合の全体図
を示すブロツク図である。図中、５―１はアンテ
ナより入力される受信電波より所定のチヤンネル
の周波数を選択するチユーナー部である。５―２
は中間周波増幅器から映像検波に至る回路、５―
４は音声中間周波、検波、出力等の回路、５―５
は映像信号より水平、垂直等の各同期信号を分離
する回路である。５―３は本発明に係る映像増幅
回路ブロツク（画像信号増幅手段という）で、後
段のマトリクス表示部データ信号ラツチ回路５―
８（サンプリング回路という）に、液晶表示画像
信号を出力する。５―９はデータ線駆動回路であ
る。５―６，５―７は、同期信号分離回路５―５
の出力を受けてそれぞれ５―８にデータラツチ信
号を、５―１０にマトリクス表示部クロツク線
（横線）駆動用のタイミング信号を供給する。５
―１１は電源で、共通電極５―１３（一点鎖線）
に対しては後述の共通電極電圧を供給する。５―
１２はマトリクス型の液晶表示パネルを表わし、
その詳細は第５図の如くなる。６―１はゲート駆
動回路、６―２はドレイン駆動回路で、マトリク
ス表示部の各画素６−３毎に画素電極に画像信号
を選択的に供給するトランジスタが供給されてい
る。各トランジスタの出力が結合する画素の電極
はすべて、液晶を挾む１対の平板の内の片方の平
板にあり、各電極は、当該電極が配置されている
平板上では一応電気的に分離独立している。液晶
を挾む平板の内、上記平板に対向する平板上に
は、表示部全体にわたつて単一の共通電極が設け
られている。ここで各トランジスタの基板電位と
各画素毎に設けられているキヤパシタの片側電極
電位は共通してGND電位に一致しているが、液
晶表示部共通電極電位６―４はGND電位でない。
第４図の如く、トランジスタ及びキヤパシタを各
画素毎に構成した一例について、その部分図を第
６図、第７図に示す。

第６図は、液晶を挾む１対の片板の内画素毎に
分離されマトリクス配列した電極がある側の平板
の断面図である。図中、７―１はシリコン基板で
ある。７―２は、７―１とは反対導電型の拡散層
であり、７―３は７―１と同じ導電型の拡散層で
あり、ストツパー及びキヤパシタの電極として働
く。又、７―４はゲート酸化膜であり、その膜厚
は400〜2000程度である。７―５はポリシリコン
であり、７―５(a)はMOSトランジスタのゲート
電極、７―５(b)はキヤパシタの電極である。７―
６はフイールド酸化膜、７―７は絶縁膜、７―８
はアルミニウム電極である。第６図にあつては、
各画素をスイツチングするトランジスタは、シリ
コンゲートMOSトランジスタにて構成されてお
り、又は液晶の各画素と並列に配置したキヤパシ
タの電極は、シリコン基板自体とポリシリコン７
―５(b)となる。この場合、シリコン基板はGND
電位に保持され、第６図に示す如く、キヤパシタ
の片側電極とトランジスタの基板電位は一致して
GNDレベルとなる。

第７図は、マトリクス状に配置された駆動回路
の平面図を示すもので、図中のＡ―A′断面図が
第６図に相当する。図中、８―２から８―８まで
それぞれ７―２から７―８に対応する。又、第７
図には、第６図中のドレイン電極７―８(b)は図が
複雑にならない様省略してある。第７図において
画素は、二点鎖線で示す領域である。従つて液晶
に電圧を印加するいわゆる画素電極は、トランジ
スタ或いは縦横に走る信号線８―５(a)，８―８(a)
等と絶縁された形で、第７図のパターンの上側に
ほぼ二点鎖線の如く配置される事になる。先述し
た通り７―１はモノリシツクなシリコン液晶基板
であるが、第５図の回路を構成する方法は、他の
色々あり、例えば、薄膜技術もその一つとして挙
げられる。第５図において各トランジスタへ
MOSFFTで構成されているが、他のスイツチン
グ素子であつても構わない。

次に、本発明になる信号の波形の例を第８図に
示す。図中、９―１及び９―２は、共に画像信号
である。９―６に示す一点鎖線は、液晶マトリク
ス表示体部共通電極側電位を示し、液晶の各マト
リクス画像電極に印加される画像信号の電圧極性
は、或る周期で反転を繰り返す。例えば、テレビ
放送用画像信号であつては、一画面の映像信号を
１フレームとし、更に１フレームを二つのフイー
ルドに分離して、各フイールド毎に画面の飛び越
し走査を行なつている。ここで第８図において、
例えば９―１は、第１及び第２フイールドを含め
た１フレームの画像信号の内の１水平走査線に相
当するものとする。そして９―２は、前記１フレ
ーム分の信号に続く次の１フレーム分の画像信号
の内の同じ表示部分に対応する画像信号である。
９―３は画像サンプリング同期信号であり、９―
４に示す期間がマトリクス表示パネルを横方向に
表示画素１本分を表示する期間に相当する。９―
８はテレビ画像信号の水平帰線期間に相当する。
第８図縦軸において、Ｏ電位、即ち９―１１を例
えば表示体基板７―１の電位とし、９―１０を９
―１１に対応する表示体部回路電圧とする。この
場合、第５図の各画素毎に配置されるスイツチ用
トランジスタは、例えばＰチヤンネル型のエンハ
ンスメントMOSFETで構成できる。９―１０を
基板７―１の電位にとる場合は、前記スイツチ用
トランジスタをＮ型のMOSで構成すればよい。

画像信号９―１の振幅は、波線９―７から波線
９―８の間にある。９―７は画像信号の黒、９―
８は白に対応する。信号の直線性については、液
晶の印加電圧と表示コントラストの相関特性によ
つて補正された増幅器を介在させる事により、原
画像信号の直線性が液晶によつて否められない様
にすればよい。画像信号９―１と９―２を交互に
各液晶表示画素電極に印加する目的は、液晶を交
流駆動する事によつて表示体寿命を長くする事に
ある。交流信号に変換して液晶を駆動する際、液
晶の交番電圧駆動に伴う表示画像のちらつきが生
ずる。これは印加電圧電極の反転に応じて液晶分
子の電気的双極子の向く方向も変化するからであ
る。ちらつきを減ずる、或は実効的に無視できる
様にする方法として、以下の方法が考えれる。即
ち、眼が応答するよりも速い周期で、位相を反転
させればよい。

(1) フレーム周期で位相を反転し、該フレーム周
期を略30Hz或はそれ以上にする。

(2) １フレームの期間内で画素単位若しくは走査
線単位で相位を反転し、実効的反転周期を高く
する。

更に、上記の応用により様々な方法が考えられ
る。テレビ画像をマトリクス表示する場合には、
マトリクス構成する画像数を、テレビ映像信号の
実効的画素数（或は分離能）より少ない数で実現
しようとする場合がある。この時、例えばテレビ
映像信号の１フイールド（1/2フレーム）分のマ
トリクスで液晶画像を構成すれば、第１フイール
ドと第２フイールド分の信号をそれぞれ位相反転
し、同一画素に２フイールド分の信号を60Hzの周
波数で表示する事が可能となる。画質としての分
離能は減ずるが、原画信号の差に伴うちらつきは
液晶自体の応答性能によつて打消され、第１フイ
ールドと第２フイールドの平均的な画像が表示さ
れる。更に(2)の方式であつて、画素単位で極性の
方向を切り換え、１フレーム内の画像表示信号が
正極性と負極性の両方の信号となる様に選択し、
各画素の交流周期を１フレーム単位とすれば、増
幅器の直線性、或は各画素に設けられたトランジ
スタのスイツチング特性の直線性が、動作電圧幅
（９―１１から９―１０の範囲）において十分に
得られない場合でも、表示効果の点から見た非直
線性が実効的に無視できる事になる。

共通電極電位は、波形９―１と波形９―２に対
して９―６(a)と９―６(b)の如く変えて設定する。
即ち、液晶を駆動する信号の極性反転周期で共通
電極電位を９―６(a)と９―６(b)の間で交番させ
る。

上記の本実施例の効果について以下に詳述す
る。第９図ａに示す如く、従来の駆動方法は、固
定の共通電極電位V_C1に対し、映像信号V_dsをフ
イールド毎に極性反転していた為、映像信号用の
電源電位としてV_d1のレベルを必要とし、かつト
ランジスタのゲート電位としてV_G1のレベルを必
要としていた。

これに対し、本実施例にあつては、第９図ｂに
示す如く共通電極電位をフイールド毎にV_C2間で
２レベルの電位でふらせることとしたから、映像
信号V_dsをフイールド毎に極性反転したとして
も、映像信号用の電源電位は上記V_d1より半減さ
れたV_d2のレベルでよく、さらに、トランジスタ
のゲート電位は上記V_G1より半減されたV_G2でよ
い。

又、一般にトランジスタは、第９図ｃに示す如
く、寄生容量C₁，C₂を有する。このような容量
結合によつて以下の様なオフセツト電圧ΔVが液
晶電極に発生する。

ΔV＝V_G・C₁／（C₁＋C_L） C_Lは液晶の容量である。

この電圧ΔVは、常に一方向であるから、液晶
に印加される信号は、フイールド毎に見かけ上非
対称となる。この非対称性により、いわゆるフリ
ツカ（ちらつき）が発生する。オフセツト電圧
ΔVは上式よりゲート電圧V_Gに依存する為、V_Gが
低ければ低い程、フリツカはめだたなくなる。こ
のような問題に対し、本発明にあつては、上述し
た如く、従来に比べゲート電圧を大幅に低減でき
る為、このフリツカをめだたなくさせる効果を得
ることができる。以上の如く電位設定及び画像信
号の反転をすれば、液晶表示体部駆動回路の動圧
電圧、若しくは電源電圧を液晶駆動に必要な電圧
V_S＋α程度にして交流駆動を可能とするもので
ある。ここでαの要素としては、第５図駆動回路
トランジスタのスレツシヨルド電圧とトランジス
タON時のチヤンネル抵抗値がある。サンプリン
グ周期内で確実に画像に対応する信号を書き込む
為に、ドレインの信号レベルに対しゲート電圧レ
ベルをスレツシヨルド電圧以上にとる必要があ
る。ゲート電位９―１０に対してドレイン電位が
９―８(a)の時と９―８(b)の時では、画像信号書き
込みの応答速度に差が生ずる。この為本発明で
は、９―６(a)又は９―８(b)に対し９―１０の電位
をトランジスタのスレツシヨルド電位の２倍以上
に設定する事を提案する。特に、テレビ映像信号
を本発明に係る液晶表示装置に出力する時、１水
平走査信号時間は63.5μsecであり、この内帰線時
間は10μsec程度である。従つて、各画素への書き
込み時間は10μsecの帰線期間内に取り、約数μsec
程度に限定される。従来、例えば公開特許公報50
−10993Fig.10に示される如く、２―４のドレイ
ン駆動回路を並列に２回路設け、一方の回路にデ
ータをサンプリングしている期間中に、他方の回
路の既にサンプリングされているデータを画素に
書き込ませる方法があつた。この場合、書き込み
時間は63.5μsecである。

本発明にあつては、データサンプリングドレイ
ン駆動回路６―２は各出力に対して一つのサンプ
リング回路で済ませる事により、回路を簡略化す
るものである。この為に前述した如くゲート印加
信号電圧を大きくしてやり、入力画像信号レベル
の違いによつて書き込みの際に誤差が生じない
事、及び帰線期間内で画素データを正しく書き換
えられる様にしてやるものである。トランジスタ
がＰチヤンネル型MOSの場合、ゲート印加信号
電位若しくは回路電位を、ドレイン信号の最低レ
ベルより更に少なくともトランジスタスレツシヨ
ルド電圧の２倍以上低くなる如く設定する。Ｎチ
ヤネルMOSの場合は、逆に電位を高く設定する。

第１０図は、上記説明を実現する回路の一実施
例である。１０―２，１０―３，１０―４は画像
信号増幅器、１０―５，１０―７，１０―８は第
５図中ブロツク６―２に相当する。１０―６は切
換スイツチ回路であり、１０―６出力が、第５図
６―８の画像信号入力となる。

以下、動作を説明する。１０―１は原画像信号
入力、１０―２は序段増幅器で、１０―９に増幅
率調整端子がある。１０―３，１０―４は差動増
幅器である。１０―３の正極性入力端子と１０―
４の負極性入力端子に、同一の信号即ち、１０―
２出力を結合する。１０―３負極性入力端子と１
０―４正極性入力端子とは結合させて、１０―１
０に端子がでている。１０―３及び１０―４は、
増幅器としてほぼ同一の特性が得られる様に、予
め設定されている。１０―１０端子は、液晶によ
る表示画像の明度を調整する為の端子で、可変直
流電圧が印加されている。例えば１０―３，０―
４の各出力信号は、第８図９―１及び９―２にそ
れぞれ対応する。この時、１０―９は９―８と９
―７との差分、即ち振幅、換言すれば表面画像の
コントラストを調整する。１０―１０は９―７と
９―６との差分を調整する。１０―３，１０―４
の利得は適宜設定すればよい。１０―６はスイツ
チ回路であり、前述の如く液晶に交流駆動信号を
供給する際に、１０―３及び１０―４の各出力信
号を切り換え、選択的に出力してやる回路であ
る。スイツチ素子としては、バイボーラ或は
MOS等のトランジスタその他各種の方式が考え
られるが、第５図の如く表示基板に半導体を用い
該半導体基板内部にブロツク２―４を収める場合
には、１０―６も同様の構造で作る事が望まし
く、いわゆるトランスミツシヨンゲート等の構成
が挙げられる。階段の回路１０―７も同様であ
る。１０―５は各スイツチ素子１０―７を制御す
る信号を順次、例えば左から右に発生する回路
で、シフトレジスタで構成される。１０―８はス
イツチによりサンプリングされた回路サンプリン
グ信号を記憶保持し、各画素電極に分配する為の
回路である。１０―８以降は、駆動部を含めた液
晶マトリクス表示体部、即ち第４図に相当する。

第１１図は、更に別の実施例である。第１１図
は、第１０図中１０―２，１０―３，１０―４の
増幅器の構成を変えたものである。１１―１と１
１―２は増幅がほぼ一致し、極性の相反する画像
信号である。図中、上側の増幅回路（トランジス
タ１１―３，１１―５）と下側の増幅回路（トラ
ンジスタ１１―３，１１―１４）とは、回路の構
成及び増幅特性が一致する如く設計されている。
１１―４，１１―８は増幅系の利得制御使用可能
抵抗であつて、液晶表示画像のコントラスト調整
をする。１１―４，１１―８は波線に示す１１―
１０によつて連動し、外部から手動で調整でき
る。１１一７，１１―９は出力電位レベルを制御
する、即ち液晶画像表示の明度を変える可変抵抗
であり、波線１１―１１によつて連動し、外部か
ら手動で調整できる、但し、１１―７と１１―９
とは電位レベルが反対方向に動作し、各々の出力
は第９図９―１と９―２の如くレベル９―６を中
心に対称性が維持される。１１―１２は第１０図
１０―６に相当する画像信号極性切換スイツチ回
路である。

本発明は、実施例として挙げた回路以外の構成
によつても実現可能である。更に、コントラス
ト、明度の調整は、上記の如く手動で制御する事
も、又、液晶の表示度合を基準パターン表示信号
レベルに対応させて自動的に光検出し、利得或は
バイアスレベルを自動制御する事も当然可能とな
る。本発明の実施例の説明では、第５図の如くシ
リコン基板を液晶を挾む一方の平板に利用し、且
つ、シリコン基板内にトランジスタを構成してあ
るか、他に例えば、多結晶材料による薄膜技術等
によつて、ガラス基板上に各素子を構成する、或
はその他の方法によつて実現可能である。第４図
において、各画素をスイツチングする為に設けた
トランジスタは１個のMOS型トランジスタであ
るが、素子の直線性、或は応答速度、動作電圧等
を改良する為に、Ｐ型及びＮ型の２種類の
MOSFETを相補型に結合してスイツチングを行
なう事もできる。勿論、MOSFET以外の素子で
構成する事も可能である。

第４図において、液晶各画素と並列にキヤパシ
ターを配置してあるが、この場合、先に述べた如
くキヤパシターの両電極は液晶画素電極を完全に
並列に結合されるものではなく、共通電極側電位
をそれぞれ別々に設定してある。これは、第５図
の構造をとる事によつてキヤパシターの共通側電
極を基板で代用できるからである。この際、液晶
画素に印加される画像信号に応じてキヤパシター
に加わるバイアス電位の極性並びに大きさは、液
晶画素電極のバイアス電位と異なるが、表示に係
る実効的な電気特性としては、第１図に示した場
合と同じ効果を有するものである。

本発明に係る表示装置に使用する液晶について
は、TN型液晶を説明しただけであるが、最初に
述べたDSM、GH、その他の液晶についても基
本的に動作性能が変わるものではない。

〔発明の効果〕

上述の如く本発明は、一対の基板間に液晶が封
入され、該基板の一方の基板上には共通透明電極
が形成され、該基板の他方の基板上にはマトリク
ス状に配列された複数の画素電極が形成され、該
画素電極にはスイツチング素子が接続されてなる
液晶表示装置において、画像表示信号のフイール
ド周期と同期して該画像表示信号の極性を反転
し、該極性反転された画像表示信号を該画素電極
に供給する画素表示信号発生手段と、該フイール
ド周期と同期して反転する２レベルの電圧を発生
し、該反転する２レベル電圧を共通電極信号とし
て該共通電極に供給する共通信号発生手段とより
なり、該フイールド周期は該画像信号のフレーム
周期の1/2以下の周期であるようにしたから、液
晶の表示駆動に要する電圧を従来の半分以下とし
たとしても液晶の表示品質を損なうこともなく良
好な表示を得ることができる。又、画像信号及び
共通信号の反転タイミングをフレーム周期の1/2
以下の周期を有するフイールド周期で行なうよう
にしたため、反転による画像のずれや、交番駆動
に伴う画面のちらつきも生ずることもなく、長期
に安定した画像を得ることができる効果を有す
る。

【図面の簡単な説明】

第１図は、従来の表示回路例。第２図は、従来
の信号例。第３図は、別の従来の表示回路例。第
４図は、本発明の一実施例を示すブロツク図。第
５図は、本発明になる表示回路図の例。第６図
は、表示装置の部分断面図の例。第７図は、第６
図の平面図。第８図は、本発明の実施例における
信号波形図。第９図ａ〜ｃは、従来の本発明の信
号波形比較図及び模式回路図。第１０図及び第１
１図は、本発明の実施回路例。５―１２……マトリクス表示部、７―１……シ
リコン基板、８―８(a)……マトリクス表示駆動用
データ線、８―５(a)……マトリクス表示駆動用ク
ロツク線、８―５(b)……キヤパシター電極、３―
１，９―１，９―２……画像信号、１０―２……
画像信号増幅器、１０―３，１０４……差動増幅
器。

Claims

【特許請求の範囲】

１一対の基板間に挾持された液晶層、該基板の
一方の基板上に形成された共通電極、該基板の他
方の基板上に形成されたマトリクス状に配列され
た複数の画素電極、該画素電極に接続されたスイ
ツチングトランジスタ、画像信号増幅手段、該画
像信号増幅手段からの画像表示信号をサンプリン
グするサンプリング回路、該サンプリング回路か
らの画像表示信号により、データ線に画像表示信
号を供給するデータ線駆動回路を少なくとも有す
る液晶表示装置において、該画像表示信号のフイ
ールド周期又は水平走査周期と同期して該画像表
示信号の極性を反転し、該極性反転された画像表
示信号を該画素電極に供給する画像表示信号発生
手段と、画像表示信号の極性反転周期と同期して
反転する２レベルの電圧を発生し、該反転する２
レベル電圧を共通電極信号として該共通電極に供
給する共通信号発生手段とよりなり、該フイール
ド周期は該画像信号のフレーム周期の1/2以下の
周期であることを特徴とする液晶表示装置。