JPH02288530A - バス通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は同期メカニズムを設けられた２本のワイヤが延
びる連続バス通信システムに係る。よく知られるＶＭＥ
バス構成の実時間適用には、広範で多目的のＩ１０シス
テムが必須である。かかるシステムの最大の機器構成は
、ＶＭＳパスラックに配されるよりも多くの入力と出力
を扱うことができる。ＶＭＥバスインタフェース論理及
び背面の強力な機能と高い性能は、Ｉ１０システムでは
通常必要とされず、したがってこれらを設けることの費
用及び複雑さは無駄となる。相当数の入力及び出力が所
望される場合には、連続構成が好ましい。

従来の技術 周知の連続バス構成は所謂ＶＭＳバスであり、これはス
イス国、ジュネーブ、２０，１２１１゜リュ、デ、バレ
ンベ、３のＩＥＣ刊行の１９８６年１２月１日、草案Ｃ
２、ＩＥＣ小委員会４７Ｂ／２８によるｒＩＥｃ８２１
バスの連続バス」に説明されている。ＶＭＳバスの簡単
な説明は第１ａ図及び第１ｂ図について示してあり、こ
れらの図はＶＭＳバスの種々の面を説明している。

ＶＭＳバスは一方向性クロックライン及び両方向データ
ラインを有する連続バスである。データ交換はデータラ
インの「フレーム」と呼ばれるユニットで発生する；別
々のクロックラインがフレーム中の個々のビットに同期
を与える。−船釣なフレームはヘッダと、タイプコード
と、データフィールドと、ステータスフィールドと、１
個のジャムビットより成る。第１ａ図はその通常の形を
示し、括弧内はその夫々のビット数である。ヘッダは開
始ビットと、順位コードと、（データフィールド中のデ
ータのソースと転送先をそれぞれ識別する）センダーア
ドレス及びレシーバ−アドレスと、２つの制御ビット（
第１図のＤ／Ｈ）−一方は１個以上のビットが選択され
た場合に「データセンダー」の行動を特定し、他方はヘ
ッダを確認する−を有する。タイプコードはデータフィ
ールドの長さを示す：すなわち０．１．２．４．８、Ｉ
６．３２バイト、または「キャンセル」　（つまり、「
データセンダー」　「データレシーバ−」のいずれのデ
ータバッファも現在得られない状態）である。ステータ
スフィールドはセンダーアドレスまたはレシーバ−アド
レスを認識するバス上のモジュールがあるかどうか、ま
たそれらが必要な大きさのデータバッファを有するかど
うかを表示する。ジャムピット（通常「０」）はモジュ
ール間の誤ったフレーム同期を検出する：モジュールが
フレームが進行中に開始ビットの発生を検出した場合、
それは、可能なフレームのいずれのものより長いｒｌＪ
の連続シーケンスを発生させる。

全モジュールはジャムビット位置でｒＮを認知し、フレ
ームを拒否し、新しいフレームが開始する前でジャムシ
−ケンスの終わりを待つ。

ＶＭＳバスはデータラインにより実行される「ワイヤー
ドＯＲＪ機能に基づく分散裁定メカニズムを有する。特
定のビット位置のデータラインへの「０」の配置を試み
、データラインがｒｌＪになるのを認識するモジュール
は、裁定過程を失ったと判断し、バスから退く。かくて
、複数のモジュールが同時に一つのフレームで開始した
場合、最高位のモジュールのみが順位フィールドでの裁
定に勝ち残る。この順位を有するモジュールが一個以上
の場合には、最高のセンダーアドレスを有するもののみ
が裁定の次段階を生き残る。必要に応じてこれが続く。

単一のラック内では、ＶＭＳパスは背面の２つのトラッ
クに沿って延びる：つまり、５ＥＲＣＬＫと５ＥＲＤＡ
Ｔ”である。ここで、アスタリスクは反転信号値を示す
ものと理解される。背面は最高２１ボードを有し、夫々
は「アクセスモジュール」と呼ばれるＶＭＳバスインタ
フェースを有する。最高３２ラツクが「延長ＶＭＳバス
」によりリンクされる。このリンクはＥＩＡ　　Ｒ３−
４８５基準に従って信号ＥＸＴＣＬＫ及びＥＸＴＤＡＴ
を流す２本の捩れ伝送ラインより成る。「ブリッジ」素
子は、ＥＸＴＣＬＫを５ＥＲＣＬＫ。

ＥＸＴＤＡＴを５ＥＲＤＡＴ”に変換するため、ラック
が延長ＶＭＳバスに接続される全地点で必要とされる。

ブリッジ素子は完全透過性である；アクセスモジュール
はそれらが延長システムのどの部分に位置するかにかか
わりなく、裁定過程及びフレームの残りに参与しうる。

アクセスモジュールは、どのフレームも進行中でない場
合にのみ新しいフレームを開始することができる。した
がって、全モジュールは、それらがフレームに能動的に
参与しない場合でも、バス上の各フレームの進行を追跡
しなければならない。

全モジュールのこの「フレームモニター」機能が依然と
して正しく作用することを絶えずチエツクするため、開
始ビットは「ｌ」及び「Ｏ」の両方から区別可能とされ
る。データラインのワイヤードＯＲ機能についての開始
ビットの「ブーメラン」値は「０」と「１」の間に存在
する。つまリ： 「ｌ」＋「開始Ｊ＝ｒｌに 「開始Ｊ　＋　ｒＯＪ　＝　ｒ開始」 この区別のため、ＶＭＳパスクロツタ信号はビットにつ
き４つの転換を与えられ、その転換は第１ｂ図に名称が
つけられている。Ｃｌ−８ｌインターバルはＣ２−８２
インターバルよりも長い一定の数であることが保証され
る。この差異は、適切なビット同期を維持するために全
モジュールが実行しなければならない位相区別機能の基
礎となる。

第１ｂ図は背面についての信号を示す；延長信号は類似
する。データ出力はＣＩと０２で変えられ、入力はＳｌ
と８２でサンプル化される。

ＶＭＳの利点 示されたシステムは以下のような種々の興味深い特徴と
利点を有するニ −１０２３データセンダー（入力）及び１０２３データ
レシーバ−（出力）のアドレスレンジ。このレンジは大
規模なＩ１０システムにも充分であり、なお多数のアド
レスを他の様式の移送−ステータス及び制御メツセージ
、同報通信、自己識別メツセージ、Ｉ１０モジュール用
内部再プログラミング情報を有するメツセージ等−のた
めに取っておくことができる。

一多数のラックに延長することができる（最高３２まで
）；シたがって、延長可能の論理アドレス空間は自由な
地理的余裕と調和する。さらに、バスの連続性と延長バ
スの高品質は分散Ｉ１０システムの中核として適切であ
る。

一簡単な背面と比較的簡単で安いインタフェース論理し
か必要とせず、低コストＩ１０システムが実現可能であ
る。

一フレーム長は可変で比較的短い（最大３２データバイ
ト）；Ｉ１０システムで必要な迅速なアクセスと短時間
の移送に便利である。極めて短時間の移送についてさえ
も、オーバヘッドは禁止されない：３３ビットである。

一分散裁定機構は、簡単なＩ１０モジ、ニールについて
も、かなりの程度の自主性を可能にする。フレームの期
間中にバスマスクになることは簡単であり、衝突の危険
を全く伴わず、トークンの移行に時間をとることもない
。かくて、たとえばその入力での変化状況を検出するよ
うに設計された入力ボードはこの情報をそれ自身のイニ
シアチブでＣＰＵに簡単に送ることができ、ＣＰＵに割
り込みリクエストを送ったりポールされるのを辛抱強く
待ったりすることはない。

一他の便利な特徴は「リードフレーム」の構想である：
ＣＰＵは入力ボードをポールするフレームを開始するこ
とができ、入力ボードは同一のフレームのデータフィー
ルド中にそのデータを提供することができる。ＣＰＵか
らのリクエストフレームに続いて入力ボードからのデー
タを有するアンサ−フレームがあるという伝統的かつ時
間のかかる手続はかくて回避しつる。

ＶＭＳの欠点 さらなる調査の結果、種々の欠点も明らかとなったニ ーデータラインの両方向性は光ファイバとしての実施に
は不適切である。

−適当なビット同期を維持するための各モジュール上に
必要なりロック移送弁別器はＩ１０ボードの複雑さを増
大させる。

−ＶＭＳバス用の現行のＬＳＩサポートはシグネティッ
クスコーポレーションにより独占的に製造される一組の
２個５の特殊集積回路の形式をとるニーつ（ＳＣ８６８
１７３）はフレームプロトコル用、もう一つ（ＳＣ８６
８１７１）はクロック位相判別用である。これはＶＭＳ
バスの適用をＩＣ製造業者の供給方針に対して脆弱にす
るものである：各ボードレベルの生産物は両（出所を−
にする）ＩＣの継続性に依存する。

−単一背面機器構成では、バスタイミングは非常に詰ま
っており、高速度で高電流のドライバを必要とする。か
かるドライバの電磁干渉放射レベルは益々厳しくなるＥ
ＭＣ基準と相客れないと思われる。

一延長ＶＭＳバスでは、ビットタイムは片道移動時間の
約２０倍に等しくなる。対照的に、プロトコル及び裁定
メカニズムについては理論上のビットタイムは片道移動
時間の２倍を越える必要はない。この伝送容量の「浪費
」は、理論上のビット速度でさえも衝突検出またはトー
クン移動に係るプロトコルに可能なビット速度よりも計
数ｌＯまたはそれ以上に遅いという事実に鑑みると、特
に苦しいものとなる。

−ＶＭＳバスでは、データの完全性を確実にし伝送エラ
ーを検出することは最小とされる。延長バスで満たされ
たＲ３−４８５基準が電磁干渉に対し相当に強力であっ
たとしても、データ完全性についてのチエツクの基本的
性質は、バスで耐雑音性を与えるためにとられる手段の
有効性においては盲目的信用に等しい。また、ＥＸＴＤ
ＡＴラインの両方向性はファイバーオプティックスの適
用、ひいては最適な耐雑音性の獲得を困難ないしは不可
能にする。

一１６ビツトＩ１０ボードへ向けたまたはそれからのデ
ータ移送につき、３３ビツトオーバヘツドは可能なデー
タ速度の３分の２の実効損失を意味する。伝統的Ｉ１０
システムでは、従来型平行バスは考え得るＩ１０移送に
充分な速度を有していた。しかし、連続バスにより、移
送速度は適用するものによっては充分でない可能性が出
てきている。計数３の速度損失は、ＶＭＳバスを使用で
きないＩ１０適用の確率を相当に高めることを意味する
。対照的に、他の適用については、重要なのは速度では
なく、最大時間内にアクセスを確実にする能力である。

つまり、個々のスターベーションは防止されなければな
らない。ＶＭＳバスの順位メカニズムは、たとえ公式の
仕様書に示された実施がなされたとしても、この目的を
達することはできない。

発明の概要 本発明の目的はとりわけ、公式ＶＭＳバス仕様に対して
いくつかの比較的小さい−しかし広範囲の一変更を加え
ることにより、また該仕様にいくつかの追加規則−とり
わけ伝送速度を計数ｌＯだけ上昇させること−を加える
ことにより、有利な特徴を失わずに上記の欠点を除去す
ることにある。

その−側面によると、第１二レベル一方向性媒体素子ま
たはワイヤと、第２二レベル一方向性媒体素子またはワ
イヤとより成り、第１ワイヤに自己クロック二価情報パ
ケットを送る再送信手段を有するエコーバッファ局とよ
り成り、該情報パケットをその値に関して問い合わせる
該クロックパルスの制御下において該情報パケットから
クロックパルスを抽出するクロック抽出手段を有する少
なくとも一つの周辺局と、該問い合わせの後に該第２ワ
イヤに自己決定型非自己クロック２進情報値を与える送
信手段とより成り、該第２ワイヤは受信された２進情報
値の制御下で総合２進情報値を提供するワイヤード論理
機能を有し、該エコーバッファ局は、該エコーバッファ
局からの該情報パケットの及び該２進情報値の該エコー
バッファ局への最大予定伝送時間よりも長い該送信につ
いての所定の遅延で、そこで優勢な２進情報値を、次順
の自己クロック二価情報パケットでコピーするために問
い合わせる遅延手段を有する通信バスシステムを提供す
るという点において、本発明は上記の目的を達成する。

本発明はまた、上記の通信システムに用いるエコーバッ
ファ局、周辺局、ブリッジ素子、アクセスモジュールに
も係る。

本発明の他の利点は、夫々の従属請求項において列挙さ
れている。

構成説明 まず、本発明の使用の便宜のため、ＶＭＳシステムにつ
いての一連の構成的変化を以下に示す。

まず第一に、起こりつる偶発的送信エラーの検出のため
に数個のビットがフレームに加えられ、偶発的送信エラ
ーによるモジュールの誤動作を確実に防止するために数
個の規則がモジュールの動作要件に加えられる。これら
の規則はまた、送信エラーがシステムの一部のみに及ん
だ場合であっても、Ｉ１０システム全体が不変であるよ
うにする。

すなわち、送信エラーを検出しフレームを拒否するモジ
ュールがあっても、送信エラーを検出しなかったものを
含むその他のモジュールは、この拒否を感知すべきであ
る。

ＶＭＳバスの特殊な性質のために、この自明の事実を明
らかにしておく必要がある。一つのフレームの異なる部
分は異なったモジュールによる作用を受ける。ヘッダは
「ヘッダ・センダー」、タイプコード及びデータ及びス
テータスの一部は「データ・センダー」、残りのステー
タスは「デー７り・レシーバ−」により作用される。結
果として、完全なフレームの形を前もって認識するモジ
ュールはなく、正しいフレームにとって適切なノ（リテ
ィビット値を計算できるモジュールもない。

ここで変化として、パリティビットは第２図に示される
二ケ所に加えられ、当初１個であったジャムビットは倍
加される。フレーム構成は望ましくはある特定の周辺局
に割り当てられる。実際の機器構成においてはこれは中
央処理装置であり、周辺局という語はここでは通常のエ
コーバッファ局に対する区別を示すものである。この中
央処理装置はヘッダアイテムもタイプアイテム（及びタ
イプパリティ）も発生させる。データは勿論、通信に参
与する周辺局により発生する。ここで、フレームに能動
的に関与する周辺局またはモジュールが送信エラーを検
出したことが確実な場合は、常に、それはジャムシ−ケ
ンスを生じさせ、全モジュールがフレームを拒否するよ
うにし、必要な場合にはフレーム同期を再生させる。ジ
ャムピットの倍加は多くのエラーカテゴリーを回避する
ことが知られている。

上述のような送信エラーの多目的修復手続きが導入され
、同時にフレーム間の１と０の任意の順序（当初のＶＭ
Ｓバス仕様では許容されている）が抑止されると、誤っ
た開始ビットを別々に検出する必要はなくなる。したが
って、特殊開始ビットの必要もなくなる。「長」及び「
短」パルスを有する複雑なりロック信号は従来のクロッ
クに回帰させられる；特殊開始ビットは「通常の」　１
及び０より成る開始ビットにより置き換えられる。

送信エラーを免れまたジャムシ−ケンスを正しく取り扱
うため、−個の「ｌ」でないコードが必要とされる。第
３図に示される如く、データ出力はＣ転換で変わり、入
力はＳ転換で抽出される。データ信号は可能な開始コー
ドの例を示す。

これら変化の結果として、以下が達成される。

−個々のモジュールはもはやクロック位相弁別器を必要
としない。

−バスへのインタフェースは２個でなく１個の特殊なＩ
ＣＬか必要とせず、製造業者の供給方針への気遣いを軽
減し、応用志向の設計者がそのＡＳＩＣ（応用志向集積
回路）アプローチにつき決定する際の限界点を低くする
。

一単一背面構成においては、バスタイミングは同一のビ
ット速度を維持しさらにはビット速度を幾分増大させつ
つ、緩和される。かくて、干渉の放出レベルを減少させ
るために何らかのスロープコントロールが導入されたり
、及び／又は、ＡＳＩＣ設計を容易にするために、緩和
されたタイミングがモジュールに伝えられる。

一延在バスでは一方向移動時間の２倍である最少限度に
極めて近いビットタイムが得られる；上記の安全率２は
非常に良好な安全余裕に帰着する；２．３０パーセント
で充分であろう；　（実質的均一性が実用的なことが多
い）。これら３つの場合の夫々において、ビット速度は
（同一の機器構成で）従来技術のそれを相当に上回るこ
とになろう。

−送信媒体の品質は継続的に監視される。しかし、シス
テムの不変性は１ビツトエラーについてしか保証されな
いため、送信媒体の品質はマルチビットエラーの可能性
を無視できるほど小さくするのに充分な程度でなければ
ならない。これらの条件下で、データの完全性が確保さ
れる。

追加規則 モジュールにつき極めて少ない数のビットを伴うデータ
伝送におけるオーバーヘッドの不利な条件を軽減するた
めに、「スロット応答」原理が導入されうる。フレーム
のデータフィールドは複数のスロットに分割される。中
央処理装置により可変または不変フォーマットで発生さ
せられたヘッダ及びタイプコード情報から、周辺局また
はアクセスモジュールはそれが現行フレームに参与する
よう選択されるかどうか、もしそうであれば、データフ
ィールドのどの部分にそれがスロットを発見できるかを
計算する。たとえば、タイプ情報はスロットの数を特定
し、全アクセスモジュールは特定のスロット番号を割り
当てた。■スロットフレームでは、去ジュールはそれが
特にアドレスされるまで待機しなければならない。その
割り当てられたスロットが通ると、モジュールはデータ
をその中に蓄積したりそこから引き出したりする。

フレームのデータフィールドが最大の大きさたる３２バ
イトを割り当てられたとすると、１６個の１６ビツトモ
ジユールがこのフレームに参与することができ、効果的
なデータ速度は３０％から約８７％まで増大する。第４
ａ図及び第４ｂ図を参照するに、第４ａ図は１６１５３
＝３０％のようなフレームについての単一Ｉ１０ボード
についてのデータ効率を示す。第４ｂ図は１６Ｘ１６／
２９３＝８７％のようなｌフレームにおける１６のＩ１
０ボードの場合についての「スロット応答」を通じた効
率での利得を示す。ここで、ヘッダは３ビツト開始コー
ドを備えていると想定される；タイプコードはパリティ
ピットを有する：トレイラー（Ｔ　Ｒ）はパリティピッ
トと、ステータスフィールドと、２個のジャムピットよ
り成る。

個々のスターベーションを防止するため、以下の規則が
公式化される：裁定を勝ち取ったばかりのモジュールは
、下位のフレームの発生を検出するか、もしくはバスが
アイドルであることを検出するまでの間は、新しいフレ
ームへの試みを開始しない。この規則の結果として、固
定されていると想定される特定順位レベルのモジュール
全ては、交替する。特定順位レベルでの各交替中に、低
順位の１フレームにつき空間が得られる。この低順位レ
ベルでのモジュールも全て交替し、なお低順位のモジュ
ールに空間を残す。これは全モジュールが少な（とも−
交替するまで続く。高順位のモジュールは低順位のそれ
らよりも多くの交替を経験するであろう；各モジュール
のアクセスタイムは決定的であり順位レベルに指数的に
依存する。

例として、アドレス５．４．３．２、ｌと各順位レベル
２．２．１．１，０を有する５つのボードを考えてみる
。すべてのボードが間断なくデータを伝送したいとする
。上記の規則の下でそれらがバスへのアクセスを得る順
序及び種々のモジュール間でのバス伝送容量の分配は、
第５図に示される。これは保証スループット原理である
。記号”−”は、順位レベルでのいかなるモジュールも
バスへのアクセスを得る資格がないことを示す。

記号”−１″はバスへのアクセスを得られるモジュール
は一切存在しないことを示す。したがって、バスは空と
なる。

実施例 第６図は本発明による通信システムのブロック系統図で
ある。本システムの中心は２本のワイヤが延びる連続バ
ス２　Ｂ／３０である。一方向性バスワイヤ２８は組合
せクロック及び順方向データ信号を流し、一方向性バス
ワイヤ３０は逆方向データ信号を流す。ここでの一方向
性とは問題のバスワイヤが単一の送信局を有するか、も
しくは単一の受信局を有することを意味する。組み合わ
せて採用された２本のワイヤは勿論、複数の送信局も複
数の受信局も許容する。バスは一方で機能上受動的なエ
コーバッファ局２０に取り付けられる。

他方、それはそのうちの一つがブラックボックス５３と
して示された周辺ラックまたはキャビネット局に接続さ
れる。さらに、かかるラックまたはキャビネット局は物
理的に別々のアクセスモジュール４２．４４．５２．５
４に細分される。連続して延びるバスとブラックボック
スのインタフェースはブリッジ素子３２．３４で表され
る。ラックまたはキャビネット局中での相互接続手段は
３ワイヤ連続である。そこにおいて、ワイヤ３６．４６
はクロック信号を送り、３８及び４Ｂは順方向データ信
号を送る。ワイヤの対３６／３８または４６／４８はか
くて協働ブリッジ素子３２．３４へのワイヤ２８で現れ
る信号と適合する。

最後に、ワイヤ４０．５０は逆方向データを送る。夫々
のキャビネットまたはラック局によりそのブリッジ素子
３２、’３４を介して与えられた逆方向データは以下に
説明する如く、バスワイヤ３０上の逆方向データと結合
する。エコーバッファ局２０内部で、エコーバッファ２
６はワイヤ３０上の夫々の信号要素を受信する。その出
力は同様に、ワイヤ２８に送信する。クロック素子２４
は素子２６と並列であり、これもバスワイヤ２８に送信
する。エコーバッファ局の表示は回路に関してではなく
、機能に関してなされている。回路に関しては、以下に
第８図について詳述する。

′示された構成はラックまたはキャビネット局の数もし
くはかかる局内でのアクセスモジュールの数に拘束され
ない。特に、アクセス局は作動局、測定局、及びモジュ
ール間通信機能を必要とするその他の局でよい。それら
は、必要な程度の複雑さの局地的データ処理・データ蓄
積・データ表示設備を有する。原則として、■またはそ
れ以上のかかるアクセスモジュールは別の相互通信バス
システムへのインタフェースとして機能する。さらに、
数個のアクセスモジュールはサブセットとして自動装置
または複雑な測定装置のような一使用者機能についての
送信要件を満たすよう、組合せて機能する。

第７図は第６図のシステムで生じる種々の信号のタイミ
ング図である；ここで、実際の通信は一対一または一対
多と想定される：複数のソースから発した信号の裁定ま
たは信号合成は無視される。

種々のトレースにおいて、トレース６８はブリッジ素子
のうちの一つでワイヤ２８に到達した特定のビットの信
号形を示す。本実施例では、バスワイヤ３０．４０．５
０はトレース７６．７８．８０上でワイヤードＯＲ機能
の実現を可能にする。

すなわち、能動的、ｌ、または高い信号化を生じさせる
信号源は、同じワイヤでの他のいずれかまたは全ての信
号源により、同時発生の受動的、０、または低い信号化
を不明瞭にする。原則として、連続して延びるバス２８
／３０は光フアイバ技術またはガルバニックワイヤ技術
において実現される；３本ワイヤ連続バス３６／３８／
４０及び４６／４８１５０にもこれが適用されるが、こ
こではガルバニックワイヤが最適と思われる。光学にお
けるワイヤーＦＯＲの実現は、発生した光がその存在で
暗状態を終了させる限りにおいては、伝統的なものであ
る；ガルバニックにおいては、ワイヤードＯＲの実施は
カソードホロワ手段及び他の従来型電子回路機構により
なされる。ガルバニックワイヤリングによる実現では、
勿論信号レベルは、−ワイヤードＯＲからワイヤードＡ
ＮＤ構成への切換えと組み合わせて、反転させることが
できる。かかる切換え自体は、伝統的なものである。

ここで、トレース６８は通常ローすなわちオフである。

その情報部は２つの部分６７．６９より成る。部分６７
は初めはハイで同期上昇エツジを示す。論理ゼロについ
て部分６９はローであり、部分６７と６９の間に下降エ
ツジを作る。論理Ｉについては部分６９はハイであり、
その終端近くで下降エツジを作る。さしあたり、このビ
ットセルに含まれる情報の出所は無視される。

該ブリッジ素子は内部遅延ｔｆｂを有し、これは当初の
トレース６８の遅延された型であるがその他は不変であ
る７０が内部で得られるようにする。ブリッジ素子はた
とえば変圧器または電気−光学及び光学−電気変換との
光結合により生成されたガルバニック分離素子より成る
。該遅延はスパイク等を緩和するフィルタ機能により起
こされる。適用において、特に入力信号が光学的である
時には、フィルタは必要でなく、光学−電気変換があり
さえすればよい。上記に加え、後置フィルタ信号の前縁
で固定遅延ｔＳｂがビットセルの２つの情報内容間の区
別を最適化するために開始する。小遅延ｔｌＯの後、こ
れは（トレース７２を）データワイヤ３８．４８上での
更新データ値に換算する。幾分長めの遅延の後、クロッ
クパルス（トレース７４）がクロックワイヤ３６．４６
上でｔ１２の長さで発生する。このクロックパルスの初
めでは、アクセスモジュールはライン３８．４８で受信
した「古い」データビットを取り入れる。該クロックパ
ルスの終わりでは、「古い」データビットは終了したも
のとみなされ、短いインターバル（ｔ　１３）の後に、
トレース７６で示される如く、該アクセスモジュールは
場合によりライン４０．５０上で更新されたデータビッ
トを発生させる。後者の更新データビットは該ブリッジ
素子の背面入力で受信される。アクセスモジュールによ
り発生させられたデータビットの値は、より高次の構成
を想定する場合を除き、最新受信データビットの値にビ
ット毎の関係はないことに注目すべきである。

さらにまた短いインターバルｔ１４の後、信号変化はブ
リッジ素子の前面出力で逆方向データワイヤ３０に伝送
される（７８）。延在する連続バス２８／３０はかなり
長＜、エコーバッファ局へ戻る伝搬遅延は５ｎｓ／メー
タバスの長さになる。

後者の表示の不正確さ及び可変性を別にすると、周辺局
からエコーバッファ局への幾何学的距離は相当に変化し
うる（トレース８０）。ライン３０における信号変化は
、ある程度のフィルタリング遅延の後、トレース８２で
示される如くエコーバッファ局２０内で問い合わせ可能
となる。トレース８４はエコーバッファ局２０の内部動
作の例を示す：これはクロックパルスである。クロック
パルスは内部発振器により発生させられ、トレース８６
では上述のビットセル形を生じさせるものとして示され
る。クロックパルスの上昇エツジ（後方エツジ）がトレ
ース８２での転換より少なくともｔ５ｕｈｅのインター
バルだけ遅いとすると、この転換は順方向データセルで
コピーされ、これはトレース８６でｔｄｈｅのインター
バルの後に現在または過去の転換に換算される。後者の
転換（またはその欠如）はビットセルを完成し、信号は
比較的長いインターバルの後にそれぞれのブリッジ（ト
レース６８）に移送される。その時点で、サイクルが再
開する。トレース８６での情報制御された転換の後まも
なく、トレース８０でのさらなるデータ転換を行っても
差し支えない。、クロック（トレース８４）の再現は、
逆方向信号の戻りについての最長遅延は上昇クロックエ
ツジ（誤差遅延ｔ５ｕｈｅを含む）の前に生じるように
しなければならない。必要な場合には、クロック周波数
は結果が得られるように調節すべきである。

種々のサブシステムの説明 第８図は第６図の構成に用いるためのエコーバッファ局
のブロック系統図である。逆方向データは入力１００に
入来する。ブロック１０２は適用可能な場合のガルバニ
ック絶縁及びフィルタリングを示す。その出力はデータ
フリップフロップ１０４へ送信し、該フリップフロップ
は遅延１０６の中央タップからの信号の制御下で、サン
プル化を行う。該遅延は可調節発振器１０８により送信
を受ける。発振器１０８の直接出力と、フリップフロッ
プ１０４からのサンプル化されたデータと、遅延１０６
からの反転出力（反転素子１１０）はゲート１１２でＡ
ＮＤ演算される。素子１１４はファンアウトの都合上出
力バッファである。第８ａ図は関連するタイムトレース
（実際は第７図の抜粋）である：発振器（１０８）、遅
延出力（１０６）、中間タップ（１０６！４）、サンプ
ルデータ（１０４）、出力データ（１１４）。

第９図、第９ａ図、第９ｂ図はブリッジ素子の回路構成
と時間系統図を夫々示す。入力１２０はクロックと順方
向データを受信する。素子１２２は適用可能な場合には
ガルバニック絶縁及びフィルタリングである。素子１２
４は３つの出力１２４１０．８，１２４１０．９，１２
４／１．０を有する遅延素子であり、後につけ加えられ
ているのは夫々の関連する端数の遅延を示す。第１出力
はブロック１２２の出力信号のサンプリングを制御する
。サンプルはフリッ、プフロップ１２６に記憶され、出
力ライン１３０（３８，４８）に行く前に背面ドライバ
１２８により緩衝作用を受ける。

出力１２４１０．９，１２４／１．０は、後者は反転１
２５を介して、ゲート１２９でＡＮＤ演算され、出力１
３３（３６，４６）へ行く前に背面ドライバ１３１で増
幅される。接続部１３４での逆方向背面信号はガルバニ
ック絶縁１３６と延在バスドライバ１３８へ送信する。

第９ｂ図では、トレース１２０はクロック及びデータ信
号であり、トレース１２２は前置遅延の後であり、トレ
ース１２６はサンプル時を示し、トレース１３０は背面
クロックである。

第１θ図、第１０ａ図はそれぞれアクセスモジュール回
路構成及びその時間系統図である。順方向データ１４０
は背面クロック信号１４２の制御下でデータフリップフ
ロップ１４４においてサンプル化される。データフリッ
プフロップ１４４の内容は該アクセスモジュールの内部
論理１４６にて特に指定しない目的に用いられ、出力の
結果は反転背面クロック（インバータ１５０）の制御下
でフリップフロップ１４８にてサンプル化される。

最後に、ドライバ１５２が設けられる。第１０ａ図では
、トレース１５４は背面クロックを示し、トレース１５
６は順方向データであり、トレース１５８は逆方向デー
タである。データ内容は適用により決められ、特に与え
られていない。

上記のサブシステムの説明は、ビットレベルに限定され
てきた；簡潔を期すため、より高次レベルの例示はなさ
れていない。−船釣エコーバッフ７局、ブリッジ局、ア
クセスモジュールについては、これらの例示は送信機構
自体には関係せず、本発明の範囲外にあるものである。

スロット応答機構の場合においては、各周辺局または該
アクセスモジュールは、タイプアイテムによりロードさ
れたスロット計数手段より成り、該計数手段はまた、カ
ウントにより、該スロットが周辺局もしくはアクセスモ
ジュールに適当か否かを示す。メッッセージフォーマッ
トを制御する局については、ヘッダ及びタイプアイテム
はアドレス可能メモリから読み取られ、受信されたデー
タに関する計数機構はマルチソースメツセージの場合に
は該データアイテムの起点を直接表示する。この計数機
構の最終位置は第４ａ図、第４ｂ図でのフレーム終端ア
イテムＴＲを起動する。

【図面の簡単な説明】

第１ａ図はＶＭＳバスの普通のフレーム形を示す図、第
１ｂ図はＶＭＳパスクロック信号を示す図、第２図は本
発明で用いる変形フレーム形を示す図、第３図は本発明
で用いる変形クロック／データ信号を示す図、第４ａ図
及び第４ｂ図はそれぞれｌフレームにおけるｌボード及
び１６ボード構成を示す図、第５図は３つの優先順位レ
ベルでの６個のモジュール間での送信順序を示す図、第
６図は本発明によるシステムブロック系統図、第７図は
かかるシステムで発生する種々の信号のタイミング図、
第８図は本発明で用いるエコーバッファ局のブロック系
統図、第８ａ図は関連するタイムトレースを示す図、第
９図はブリッジ要素用の順回路構成を示す図、第９ａ図
はその逆回路構成を示す図、第９ｂ図は関連するタイム
トレースを示す図、第１０図はアクセスモジュール回路
構成を示す図、第１０ａ図は関連するタイムトレースを
示す図である。 ２０−エコーバッファ局、２４バクロック素子、２６−
・・・エコーバッファ、２８．３０，３６．３８．４０
．４６．４８．５０−バスワイヤ、３２．３４・・・・
ブリッジ素子、４２．４４．５２．５４゛・・・・アク
セスモジュール、５３−ブラックボックス、１００．１
２０・・・−入力、１０２．１２２．１３６絶縁、１０
４．１２６．１４４．１４８・・・・・フリップフロッ
プ、１０６・・・−遅延、１０８・・・−発振器、１１
０・・−・−反転素子、１１２．１２９・“・・−ゲー
ト、１２４・・°・・遅延素子、１２８．１３１１３Ｂ
、１５２・・・・下ライバ、１３０、ｌ　３３−°出力
ライン、１３４・・・・・接続部。 Ｎ才 Ｕコ ■ ０フ Ｑコ 呂　　タ ば　　沢

Claims (1)

1. 【特許請求の範囲】 １、第１二レベル一方向性媒体素子またはワイヤと、第
   ２二レベル一方向性媒体素子またはワイヤとより成り、
   第１ワイヤに自己クロック二価情報パケットを送る再送
   信手段を有するエコーバッファ局とより成り、該情報パ
   ケットをその値に関して問い合わせる該クロックパルス
   の制御下において該情報パケットからクロックパルスを
   抽出するクロック抽出手段を有する少なくとも一つの周
   辺局と、該問い合わせの後に該第２ワイヤに自己決定型
   非自己クロック２進情報値を与える送信手段とより成り
   、該第２ワイヤは受信された２進情報値の制御下で総合
   ２進情報値を提供するワイヤード論理機能を有し、該エ
   コーバッファ局は、該エコーバッファ局からの該情報パ
   ケットの及び該２進情報値の該エコーバッファ局への最
   大予定伝送時間よりも長い該送信についての所定の遅延
   で、そこで優勢な２進情報値を、次順の自己クロック二
   価情報パケットでコピーするために問い合わせる遅延手
   段を有する通信バスシステム。 ２、該所定の遅延は該最大予定伝送時間の２倍未満であ
   る請求項１記載の通信バスシステム。 ３、該所定の遅延は該最大予定伝送時間に実質的に等し
   い請求項１記載の通信バスシステム。 ４、該自己記録型情報パケットは、ヘッダ情報と、タイ
   プ情報と、タイプパリテイ情報と、データ情報と、デー
   タパリテイ情報と、ステータス情報と、一対のジャムビ
   ットセルとより成る素子のシーケンスのビット関連要素
   である請求項１または２記載の通信バスシステム。 ５、少なくとも２つの周辺局があり、そのうちの少なく
   とも１つはヘッダ及びタイプ情報によりフレームを開始
   するフレーム表示手段より成り、後者はそれぞれが特定
   の周辺局または後者の周辺局内のアクセスモジュールに
   割当可能の一連のメッセージスロットを示す請求項１乃
   至４のうち一項記載の通信バスシステム。 ６、少なくとも２つの周辺局があり、そのうちの少なく
   とも１つは少なくとも２つのアクセスモジュールと該第
   １及び第２ワイヤに直結されたブリッジ素子より成り、
   該ブリッジ素子はクロック信号を該自己クロック型二価
   情報パケットから抽出して、副クロック信号を第３ワイ
   ヤに、非自己クロック型二価情報パケットを第４ワイヤ
   に出力するクロック抽出手段を有し、該第３及び第４ワ
   イヤは問題の該ブリッジ素子に接続されたいずれのアク
   セスモジュールにも送信し、後者のアクセスモジュール
   は後者のブリッジ素子に、別のワイヤード論理機能を実
   現する条件下でこのブリッジ素子に該第２ワイヤへ送る
   夫々の特定２進情報値を送信するための第５ワイヤによ
   り送信する請求項１乃至５のうち一項記載の通信バスシ
   ステム。 ７、裁定手段が設けられた個別スターベーション防止手
   段より成り、各アクセスモジュールは個別の順位番号と
   その実際の順位番号検出用の該第１ワイヤにより送られ
   た順位番号検出手段とを有し、裁定を勝ち取ったモジュ
   ールはそれがそれ自身よりも低順位の番号の優勢を検出
   するか、もしくは該第１ワイヤの空き状態を検出するま
   ではそれ自身の順位番号を示そうと試みない請求項５又
   は６記載の通信バスシステム。 ８、循環的質問パルスを発生させる調節可能発振器素子
   と、該第２ワイヤにより送られる入力と、該発振器素子
   及び該入力により送られ質問パルスの制御下で少なくと
   も立上がりエッジと立下りエッジを有する情報パケット
   を発生させるパルス整形手段を有するパルス整形器と、
   該情報パケットの２進情報内容を決定する該質問パルス
   に関する該エッジのうちの少なくとも１つの、該第１ワ
   イヤでの伝送用の時間的位置を有する請求項１乃至７の
   うち一項記載のエコーバッファ局。 ９、該発振器は該所定の遅延を該最大予定伝送時間に実
   質的に等しい値に調節する調節手段を有する請求項８記
   載のエコーバッファ局。 １０、該第１ワイヤにより送られる第２入力と、該情報
   パケットの基準エッジの制御下で該パケットの情報送信
   信号値インターバルを問い合わせ、該信号値を吸収し、
   そこで該第２ワイヤに非自己クロック出力信号値を生じ
   させるエッジ検出手段を有する請求項１乃至７のうち一
   項記載の周辺局。 １１、該第１及び第２ワイヤに接続され該エッジ検出器
   に基づいた抽出クロック信号を第３ワイヤに送るブリッ
   ジ局と、該二価情報パケットデータ内容に基づいたデー
   タを該第２ワイヤ上の伝送用のデータを受信する第５ワ
   イヤにより送られる第４ワイヤとより成る請求項１０記
   載の周辺局。 １２、該第３、第４、第５ワイヤと並列に接続された複
   数のアクセスモジュールより成る請求項１１記載の周辺
   局。 １３、該第１及び第２ワイヤ用、該第１ワイヤから入来
   するクロック信号用の第３ワイヤ用、該第１ワイヤから
   入来するデータ信号用の第４ワイヤ用、該第２ワイヤに
   予定される副データ信号を受信する第５ワイヤ用の接続
   部を有する請求項１０乃至１２のうち一項記載のブリッ
   ジ素子。 １４、クロック信号受信用の第３ワイヤ接続と、該クロ
   ック信号により確認可能なデータ信号受信用の第４ワイ
   ヤ接続と、該クロック信号の受信の後に改訂する副デー
   タ信号からの第５ワイヤ接続を有する請求項１０乃至１
   ２のうち一項記載の周辺局に使用されるアクセスモジュ
   ール。