CN115495399B - 一种分布式仲裁系统、方法、装置、存储介质及电子设备 - Google Patents
一种分布式仲裁系统、方法、装置、存储介质及电子设备 Download PDFInfo
- Publication number
- CN115495399B CN115495399B CN202211451829.4A CN202211451829A CN115495399B CN 115495399 B CN115495399 B CN 115495399B CN 202211451829 A CN202211451829 A CN 202211451829A CN 115495399 B CN115495399 B CN 115495399B
- Authority
- CN
- China
- Prior art keywords
- data
- arbitration
- address
- buffer
- unique identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本公开实施例提供的一种分布式仲裁系统、方法、装置、存储介质及电子设备,属于数据处理领域,在每个分布式仲裁传输电路内分别部署一个针对系统里所有发送端的集中式仲裁器,在仲裁传输电路接收到的数据里附带发送端唯一标识符,仲裁过程细化至依据发送端标识符进行,达到针对所有发送端一致仲裁的等效功能。被授权的数据传向下级仲裁传输电路时依然携带原始发送端标识符,这样逐级相对独立的仲裁,既能保证最大带宽还能灵活运用仲裁策略。
Description
技术领域
本公开实施例涉及数据处理领域,具体地涉及一种分布式仲裁系统、方法、装置、存储介质及电子设备。
背景技术
电子系统中普遍存在着多个发送端同时向一个接收端发起信息传输的场景,这时通常需要用到仲裁传输电路,使同时存在的多个请求分时发送到接收端的传输通路上,防止任何数据丢失。在高速互联系统中,如何尽可能高的利用总线带宽,让信息持续不断的通过总线传输,提高吞吐量,是亟待解决的问题。
发明内容
本公开的目的在于,针对现有技术中存在的问题,提供一种分布式仲裁系统、方法、装置、存储介质及电子设备,提高了总线带宽的利用率。
根据本公开的一个方面,提出一种分布式仲裁系统,包括:
多个级联的仲裁传输电路,
发送端,用于向所述仲裁传输电路发送第一数据,
其中下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
所述第一数据和第二数据附带其原始发送端的唯一标识符,
所述仲裁传输电路至少部分地基于所述标识符对所述第一数据和第二数据进行仲裁。
在一些实施例中,所述系统还包括,其中,所述仲裁传输电路包括,
第一缓冲器,用于存储所述第一数据,
第二缓冲器,用于存储所述第二数据,
地址暂存器,用于记录存入所述第二缓冲器的所述第二数据的地址,其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应;
通过所述地址暂存器向仲裁其发送请求。
在一些实施例中,所述系统还包括,其中所述仲裁传输电路包括地址暂存器,
响应于第二数据存入所述第二缓冲器,将所述第二数据的地址发往所述唯一标识符对应的每个所述地址暂存器,同时,所述唯一标识符经解码形成使能信号连接到每个所述地址暂存器,使得存入第二缓冲器的所述第二数据的地址被存入所述唯一标识符对应的所述地址暂存器中。
在一些实施例中,所述系统还包括,所述仲裁传输电路还包括地址复用器,同属一个上级仲裁传输电路传入的一组地址暂存器,其取出的地址经所述地址复用器发回所述第二缓冲器。
在一些实施例中,所述系统还包括,其中所述多个仲裁传输电路的级联拓扑是多级串联或树形结构。
在一些实施例中,所述系统还包括,其中,所述唯一标识符在发送端发送数据时附加,或者在数据传入仲裁传输电路内附加。
在一些实施例中,所述系统还包括,其中,每级所述仲裁传输电路采用固定优先级、带权重仲裁、轮询或最近最少使用方式对所述第一数据和第二数据仲裁。
根据本公开的一个方面,提出一种分布式仲裁方法,包括:
多个级联的仲裁传输电路接收发送端输入的第一数据,
下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
输出所述仲裁后的数据。
在一些实施例中,所述方法还包括,其中,响应于接收到第一数据,将所述第一数据存入第一缓冲器,
响应于接收到第二数据,将所述第二数据存入第二缓冲器,
记录存入所述第二缓冲器的所述第二数据的地址到地址暂存器,
其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应,
通过所述地址暂存器向仲裁其发送请求。
在一些实施例中,所述方法还包括,响应于第二数据存入所述第二缓冲器,将所述第二数据的地址发往所述唯一标识符对应的每个所述地址暂存器,同时,所述唯一标识符经解码形成使能信号连接到每个所述地址暂存器,使得存入第二缓冲器的所述第二数据的地址被存入所述唯一标识符对应的所述地址暂存器中。
在一些实施例中,所述方法还包括,对于同属一个上级仲裁传输电路传入的一组地址暂存器,其取出的地址经所述地址复用器发回所述第二缓冲器。
在一些实施例中,所述方法还包括,其中所述多个仲裁传输电路的级联拓扑是多级串联或树形结构。
在一些实施例中,所述方法还包括,其中,所述唯一标识符在发送端发送数据时附加,或者在数据传入仲裁传输电路内附加。
在一些实施例中,所述方法还包括,其中,每级所述仲裁传输电路采用固定优先级、带权重仲裁、轮询或最近最少使用方式对所述第一数据和第二数据仲裁。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序适于处理器进行加载,以执行如上任一实施例所述的一种分布式仲裁的方法中的步骤。
本申请实施例还提供一种电子设备,所述电子设备包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器通过调用所述存储器中存储的所述计算机程序,执行如上任一实施例所述的分布式仲裁的方法中的步骤。
本公开实施例提供的一种分布式仲裁系统、方法、装置、存储介质及电子设备,在每个分布式仲裁传输电路内分别部署一个针对系统里所有发送端的集中式仲裁器,在仲裁传输电路接收到的数据里附带发送端唯一标识符,仲裁过程细化至依据发送端标识符进行,达到针对所有发送端一致仲裁的等效功能。被授权的数据传向下级仲裁传输电路时依然携带原始发送端标识符,这样逐级相对独立的仲裁,既能保证最大带宽还能灵活运用仲裁策略。
附图说明
下面结合附图,通过对本公开的具体实施方式详细描述,将使本公开的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的一种分布式仲裁系统示意图。
图2为本申请实施例提供的一种仲裁传输电路示意图。
图3为本申请实施例提供的一种分布式仲裁方法示意图。
图4为本申请实施例提供的一种分布式仲裁装置示意图。
图5为本申请实施例提供的一种分布式仲裁电子设备示意图。
具体实施方式
下面将结合附图,对本公开实施例中的技术方案进行清楚、完整地描述。本公开的说明书和权利要求书以及附图中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排它的包含。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
以下将分别对本申请实施例提供的一种分布式仲裁系统、方法、装置、存储介质及电子设备进行详细说明。需说明的是,以下实施例的序号不作为对实施例优选顺序的限定。
实施例一:
具体地,请参阅图1,为本公开提供的一种分布式仲裁的系统。
由图1所示,本实施例分布式仲裁系统包括多个多对一仲裁传输电路级联,每个仲裁传输电路的输入可以对接多个直连的发送端,或多个上级仲裁传输电路的输出、或既有直连发送端又有上级输出。在一些实施例中,发送端可以是各种形式的存储单元或计算单元,例如GPU,CPU,NPU,RAM,FLAH等。
在一些实施例中,仲裁传输电路之间级联的拓扑可以是多级串联或树形结构,依实际应用而定。
在一些实施例中,每个仲裁传输电路都是基于发送端标识符进行仲裁的,其输出数据也须携带对应的原始发送端标识符。输入直连的发送端其标识符固定不变,且每个发送端的标识符在互联系统内都是唯一的、不重复的,可以在发送端发送数据时就携带好,也可以等数据传到仲裁电路内再附加。而与上级互联的输入数据必须携带原始的发送端标识符再传入。
在一些实施例中,如图2所示,其中仲裁传输电路包括,第一缓冲器,用于存储所述第一数据,第二缓冲器,用于存储所述第二数据,地址暂存器,用于记录存入所述第二缓冲器的所述第二数据的地址,其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应;通过所述地址暂存器向仲裁其发送请求。
在一些实施例中,第二缓冲器是共享缓冲器,分别用多个地址暂存器存储缓冲器中对应本发送端标识符的数据所在地址。当数据被存进共享的缓冲器时,数据对应存入的地址被发往每个地址暂存器,同时该数据的发送端标识符经解码变成独热码形式的一组写使能信号,也分别连接到各发送端标识符对应的地址暂存器,这样数据存于缓存器的地址都在其发送端标识符对应的地址暂存器中记录。换言之,当某个地址暂存器中有记录时,说明与其对应的源发送端有数据存在共享缓存器里,该地址暂存器就向仲裁器发送请求。仲裁器依然按既定策略进行仲裁,授权信号返回给地址暂存器并取出一个地址。同属一个上级仲裁传输电路传入的一组地址暂存器,其取出的地址经地址复用逻辑发回数据缓存器。从仲裁器发出授权至地址复用逻辑收到地址暂存器取出的地址,此段路径中的延迟时钟周期数,在一组地址暂存器间相等。共享缓存器按地址复用逻辑的输出将读取的数据发给复用器,该数据依然携带原始的发送端标识符。本实施例中,缓冲器与仲裁器和复用器间所有可能的路径,即从仲裁器发出授权,无论是否经过地址暂存器或经过哪个地址暂存器,到缓冲器把数据发至复用器,它们的延迟时钟周期数相同。
在一些实施例中,与直连发送端相关的仲裁传输电路可以视为上级仲裁传输电路传入处理电路的特例,即直连发送端只有一个固定的发送端标识符,其在仲裁传输电路中也可以做成和上级仲裁传输电路传入处理方式一样,方便电路设计归一化或模板化,只是其最终只有一个请求发往仲裁器。
在一些实施例中,分布式仲裁系统的结构逐级互联,每级实质上都是针对各个发送端进行的,可以对其运用包括固定优先级、带权重仲裁、轮询(round-robin)、最近最少使用(LRU)算法等等具体策略,使系统最终复用输出数据流也能达到如固定优先级、公平或按权重输出等目标,需要说明的是本公开并不限于使用上述仲裁策略,只要不妨碍本公开实施的所有具体仲裁策略均适用于本公开。
实施例二:
具体地,请参阅图3,为本公开提供的一种分布式仲裁的方法。具体步骤如下:
S1 多个级联的仲裁传输电路接收发送端输入的第一数据,
S2下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
S3至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
S4 输出所述仲裁后的数据。
在一些实施例中,响应于接收到第一数据,将所述第一数据存入第一缓冲器,响应于接收到第二数据,将所述第二数据存入第二缓冲器,记录存入所述第二缓冲器的所述第二数据的地址到地址暂存器,其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应,通过所述地址暂存器向仲裁其发送请求。
如图2所示,第一缓冲器可以是接收直连终端的输入,第二缓冲器可以是接收上级仲裁传输电路的输入。可以理解的是,第二缓冲器可以是共享缓冲器,接收多个上级仲裁传输电路的输入,当数据被存进共享的缓冲器时,数据对应存入的地址被发往每个地址暂存器,同时该数据的发送端标识符经解码变成独热码形式的一组写使能信号,也分别连接到各发送端标识符对应的地址暂存器,这样数据存于缓存器的地址都在其发送端标识符对应的地址暂存器中记录。换言之,当某个地址暂存器中有记录时,说明与其对应的源发送端有数据存在共享缓存器里,该地址暂存器就向仲裁器发送请求。仲裁器依然按既定策略进行仲裁,授权信号返回给地址暂存器并取出一个地址。同属一个上级仲裁传输电路传入的一组地址暂存器,其取出的地址经地址复用逻辑发回数据缓存器。从仲裁器发出授权至地址复用逻辑收到地址暂存器取出的地址,此段路径中的延迟时钟周期数,在一组地址暂存器间相等。共享缓存器按地址复用逻辑的输出将读取的数据发给复用器,该数据依然携带原始的发送端标识符。本实施例中,缓冲器与仲裁器和复用器间所有可能的路径,即从仲裁器发出授权,无论是否经过地址暂存器或经过哪个地址暂存器,到缓冲器把数据发至复用器,它们的延迟时钟周期数相同。
在一些实施例中,与直连发送端相关的仲裁传输电路可以视为上级仲裁传输电路传入处理电路的特例,即直连发送端只有一个固定的发送端标识符,其在仲裁传输电路中也可以做成和上级仲裁传输电路传入处理方式一样,方便电路设计归一化或模板化,只是其最终只有一个请求发往仲裁器。
在一些实施例中,分布式仲裁系统的结构逐级互联,每级实质上都是针对各个发送端进行的,可以对其运用包括固定优先级、带权重仲裁、轮询(round-robin)、最近最少使用(LRU)算法等等具体策略,使系统最终复用输出数据流也能达到如固定优先级、公平或按权重输出等目标。
实施例三
为实现上述目的,本实施例提出了一种分布式仲裁的装置,请参阅图4,为本公开提供的一种总线仲裁的装置的结构示意图。装置400包括:第一数据接收模块401、第二数据接收模块402、仲裁模块403、数据输出模块404。
第一数据接收模块401,用于多个级联的仲裁传输电路接收发送端输入的第一数据,
第二数据接收模块402,用于下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
仲裁模块403,用于至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
数据输出模块404,用于输出所述仲裁后的数据。。
实施例四
相应的,本申请实施例还提供一种电子设备,该电子设备可以为终端或者服务器。如图5所示,图5为本申请实施例提供的电子设备的结构示意图。
该电子设备500包括有一个或者一个以上处理核心的处理器501、有一个或一个以上计算机可读存储介质的存储器502及存储在存储器502上并可在处理器上运行的计算机程序。其中,处理器501与存储器502电性连接。本领域技术人员可以理解,图中示出的电子设备结构并不构成对电子设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
处理器501是电子设备500的控制中心,利用各种接口和线路连接整个电子设备500的各个部分,通过运行或加载存储在存储器502内的软件程序(计算机程序)和/或单元,以及调用存储在存储器502内的数据,执行电子设备500的各种功能和处理数据,从而对电子设备500进行整体监控。
在本申请实施例中,电子设备500中的处理器501会按照如下的步骤,将一个或一个以上的应用程序的进程对应的指令加载到存储器502中,并由处理器501来运行存储在存储器502中的应用程序,从而实现各种功能:
多个级联的仲裁传输电路接收发送端输入的第一数据,
下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
输出所述仲裁后的数据。
以上各个操作的具体实施可参见前面的实施例,在此不再赘述。
可选的,如图5所示,电子设备500还包括:仲裁模块503、通信模块504、输入单元505以及电源506。其中,处理器501分别与仲裁模块503、通信模块504、输入单元505以及电源506电性连接。本领域技术人员可以理解,图5中示出的电子设备结构并不构成对电子设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
仲裁模块503可用于实现总线分布式仲裁。
通信模块504可用于与其他设备通信。
输入单元505可用于接收输入的数字、字符信息或用户特征信息(例如指纹、虹膜、面部信息等),以及产生与用户设置以及功能控制有关的键盘、鼠标、操作杆、光学或者轨迹球信号输入。
电源506用于给电子设备500的各个部件供电。可选的,电源506可以通过电源管理系统与处理器501逻辑相连,从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源506还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
实施例四
本领域普通技术人员可以理解,上述实施例的各种方法中的全部或部分步骤可以通过指令来完成,或通过指令控制相关的硬件来完成,该指令可以存储于一计算机可读存储介质中,并由处理器进行加载和执行。
为此,本申请实施例提供一种计算机可读存储介质,其中存储有多条计算机程序,该计算机程序能够被处理器进行加载,以执行本申请实施例所提供的一种总线仲裁的方法中的步骤。例如,该计算机程序可以执行如下步骤:
多个级联的仲裁传输电路接收发送端输入的第一数据,
下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
输出所述仲裁后的数据。
以上各个操作的具体实施可参见前面的实施例,在此不再赘述。
其中,该计算机可读存储介质可以包括:只读存储器(ROM,Read Only Memory)、随机存取记忆体(RAM,Random Access Memory)、磁盘或光盘等。
由于该存储介质中所存储的计算机程序,可以执行本申请实施例所提供的任一种分布式仲裁方法中的步骤,因此,可以实现本申请实施例所提供的任一种一种分布式仲裁方法所能实现的有益效果,详见前面的实施例,在此不再赘述。
以上对本申请实施例所提供的一种分布式仲裁系统、方法、装置、计算机可读存储介质及电子设备进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (15)
1.一种分布式仲裁系统,其特征在于,包括:
多个级联的仲裁传输电路,
发送端,用于向所述仲裁传输电路发送第一数据,
其中下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
所述第一数据和第二数据附带其原始发送端的唯一标识符,
所述仲裁传输电路至少部分地基于所述标识符对所述第一数据和第二数据进行仲裁,
其中,所述仲裁传输电路包括,
第一缓冲器,用于存储所述第一数据,
第二缓冲器,用于存储所述第二数据,
地址暂存器,用于记录存入所述第二缓冲器的所述第二数据的地址,其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应;
通过所述地址暂存器向仲裁器发送请求。
2.根据权利要求1所述的系统,其特征在于,
其中所述仲裁传输电路包括地址暂存器,
响应于第二数据存入所述第二缓冲器,将所述第二数据的地址发往所述唯一标识符对应的每个所述地址暂存器,同时,所述唯一标识符经解码形成使能信号连接到每个所述地址暂存器,使得存入第二缓冲器的所述第二数据的地址被存入所述唯一标识符对应的所述地址暂存器中。
3.根据权利要求2所述的系统,其特征在于,
所述仲裁传输电路还包括地址复用器,同属一个上级仲裁传输电路传入的一组地址暂存器,其取出的地址经所述地址复用器发回所述第二缓冲器。
4.根据权利要求1所述的系统,其特征在于,
其中所述多个仲裁传输电路的级联拓扑是多级串联或树形结构。
5.根据权利要求1所述的系统,其特征在于,
其中,所述唯一标识符在发送端发送数据时附加,或者在数据传入仲裁传输电路内附加。
6.根据权利要求1所述的系统,其特征在于,
其中,每级所述仲裁传输电路采用固定优先级、带权重仲裁、轮询或最近最少使用方式对所述第一数据和第二数据仲裁。
7.一种分布式仲裁方法,其特征在于,
多个级联的仲裁传输电路接收发送端输入的第一数据,
下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
输出所述仲裁后的数据,
其中,响应于接收到第一数据,将所述第一数据存入第一缓冲器,
响应于接收到第二数据,将所述第二数据存入第二缓冲器,
记录存入所述第二缓冲器的所述第二数据的地址到地址暂存器,
其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应,
通过所述地址暂存器向仲裁器发送请求。
8.根据权利要求7所述的方法,其特征在于,
响应于第二数据存入所述第二缓冲器,将所述第二数据的地址发往所述唯一标识符对应的每个所述地址暂存器,同时,所述唯一标识符经解码形成使能信号连接到每个所述地址暂存器,使得存入第二缓冲器的所述第二数据的地址被存入所述唯一标识符对应的所述地址暂存器中。
9.根据权利要求8所述的方法,其特征在于,
对于同属一个上级仲裁传输电路传入的一组地址暂存器,其取出的地址经地址复用器发回所述第二缓冲器。
10.根据权利要求7所述的方法,其特征在于,
其中所述多个仲裁传输电路的级联拓扑是多级串联或树形结构。
11.根据权利要求7所述的方法,其特征在于,
其中,所述唯一标识符在发送端发送数据时附加,或者在数据传入仲裁传输电路内附加。
12.根据权利要求7所述的方法,其特征在于,
其中,每级所述仲裁传输电路采用固定优先级、带权重仲裁、轮询或最近最少使用方式对所述第一数据和第二数据仲裁。
13.一种分布式仲裁装置,其特征在于,包括:
第一数据接收模块,用于多个级联的仲裁传输电路接收发送端输入的第一数据,
第二数据接收模块,用于下级仲裁传输电路还接收一个或多个上级仲裁传输电路输出的一个或多个第二数据,
其中,所述第一数据和第二数据附带其原始发送端的唯一标识符,
仲裁模块,用于至少部分地基于所述唯一标识符对所述第一数据和第二数据进行仲裁,
数据输出模块,用于输出所述仲裁后的数据,
其中,响应于接收到第一数据,将所述第一数据存入第一缓冲器,
响应于接收到第二数据,将所述第二数据存入第二缓冲器,
记录存入所述第二缓冲器的所述第二数据的地址到地址暂存器,
其中,每个所述地址暂存器和所述第二数据附带的原始发送端的唯一标识符相对应,
通过所述地址暂存器向仲裁器发送请求。
14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机程序,所述计算机程序适于处理器进行加载,以执行如权利要求7-12任一项所述的一种分布式仲裁方法中的步骤。
15.一种电子设备,其特征在于,所述电子设备包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器通过调用所述存储器中存储的所述计算机程序,执行如权利要求7-12任一项所述的一种分布式仲裁方法中的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211451829.4A CN115495399B (zh) | 2022-11-21 | 2022-11-21 | 一种分布式仲裁系统、方法、装置、存储介质及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211451829.4A CN115495399B (zh) | 2022-11-21 | 2022-11-21 | 一种分布式仲裁系统、方法、装置、存储介质及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115495399A CN115495399A (zh) | 2022-12-20 |
CN115495399B true CN115495399B (zh) | 2023-04-18 |
Family
ID=85116250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211451829.4A Active CN115495399B (zh) | 2022-11-21 | 2022-11-21 | 一种分布式仲裁系统、方法、装置、存储介质及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115495399B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118035019B (zh) * | 2024-04-10 | 2024-06-21 | 沐曦科技(北京)有限公司 | 一种基于改进仲裁机制的数据驱动系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109716311A (zh) * | 2016-09-29 | 2019-05-03 | 英特尔公司 | 用于执行分布式仲裁的系统、装置和方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6957290B1 (en) * | 2000-10-06 | 2005-10-18 | Broadcom Corporation | Fast arbitration scheme for a bus |
CN101556563B (zh) * | 2009-05-25 | 2010-10-27 | 成都市华为赛门铁克科技有限公司 | 多数据源的访问控制方法、装置和存储系统 |
CN103678199B (zh) * | 2012-09-26 | 2017-05-10 | 深圳市中兴微电子技术有限公司 | 一种传输数据的方法和设备 |
CN103345448B (zh) * | 2013-07-10 | 2016-01-06 | 广西科技大学 | 寻址与存储一体化两读出一写入存储控制器 |
CN111143257A (zh) * | 2019-12-02 | 2020-05-12 | 深圳市奥拓电子股份有限公司 | Ddr仲裁控制器、视频缓存装置及视频处理系统 |
-
2022
- 2022-11-21 CN CN202211451829.4A patent/CN115495399B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109716311A (zh) * | 2016-09-29 | 2019-05-03 | 英特尔公司 | 用于执行分布式仲裁的系统、装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115495399A (zh) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11797467B2 (en) | Data processing device with transmission circuit | |
JP4024875B2 (ja) | 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置 | |
US4385350A (en) | Multiprocessor system having distributed priority resolution circuitry | |
US6246256B1 (en) | Quantized queue length arbiter | |
CA1303228C (en) | Apparatus and method for a node to obtain access to a bus | |
EP0358716A1 (en) | NODE FOR SUPPORTING INTERRUPTION REQUEST MESSAGES ON A BUS ON HOLD. | |
CN115495399B (zh) | 一种分布式仲裁系统、方法、装置、存储介质及电子设备 | |
US6700899B1 (en) | Bit slice arbiter | |
US5245603A (en) | High-speed determining unit for prioritizing and arbitrating among competing input signals | |
CN110875867B (zh) | 一种总线访问仲裁装置及方法 | |
US6430640B1 (en) | Self-arbitrating, self-granting resource access | |
CN111209244A (zh) | 数据处理装置及相关产品 | |
EP0353249A1 (en) | Parallel networking architecture | |
US7657682B2 (en) | Bus interconnect with flow control | |
US10356009B2 (en) | Processor designed for a deterministic switched ethernet network | |
JP2001142869A (ja) | システム集積回路 | |
CN115269467B (zh) | 一种总线仲裁的方法、装置、存储介质及电子设备 | |
CN115017072B (zh) | 突发长度拆分方法、装置、芯片系统和电子设备 | |
CN111061674B (zh) | 多处理器交叉通信装置及方法 | |
CN112949247B (zh) | 一种基于相位的芯片片上总线调度装置及调度方法 | |
CN112597092B (zh) | 一种数据交互方法、机器人及存储介质 | |
CN111210011B (zh) | 数据处理装置及相关产品 | |
CN111384944B (zh) | 全加器、半加器、数据处理方法、芯片及电子设备 | |
US7979766B2 (en) | Architecture for a message bus | |
KR20020052759A (ko) | 다단접속형 셀 버스 조정장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |