JPH02285443A - 障害回復方式 - Google Patents
障害回復方式Info
- Publication number
- JPH02285443A JPH02285443A JP1105834A JP10583489A JPH02285443A JP H02285443 A JPH02285443 A JP H02285443A JP 1105834 A JP1105834 A JP 1105834A JP 10583489 A JP10583489 A JP 10583489A JP H02285443 A JPH02285443 A JP H02285443A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- group
- control memory
- uncorrectable error
- words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 7
- 230000015654 memory Effects 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 9
- 230000002401 inhibitory effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 2
- 230000005764 inhibitory process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- VOVIALXJUBGFJZ-KWVAZRHASA-N Budesonide Chemical compound C1CC2=CC(=O)C=C[C@]2(C)[C@@H]2[C@@H]1[C@@H]1C[C@H]3OC(CCC)O[C@@]3(C(=O)CO)[C@@]1(C)C[C@@H]2O VOVIALXJUBGFJZ-KWVAZRHASA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムを格納する制御記憶の障害
回復方式に関する。
回復方式に関する。
マイクロプログラムを格納する制御記憶の障害検出手段
として従来、・ｆ ＩＪティピットを付加したノ臂すテ
ィ・チエツク方式と誤υ訂正符号（ＦＣＣビット）を付
加したＥＣＣチエツク方式とが知られている。ところで
７４リテイチ工ツク方式ではパリティ誤りを検出した場
合に、またＥＣＣチエツク方式では２ピット以上の障害
の検出の場合に障害回復が不能であるため、さらに制御
記憶の再読み出しにより障害の回復を図る方式がとられ
ていた。
として従来、・ｆ ＩＪティピットを付加したノ臂すテ
ィ・チエツク方式と誤υ訂正符号（ＦＣＣビット）を付
加したＥＣＣチエツク方式とが知られている。ところで
７４リテイチ工ツク方式ではパリティ誤りを検出した場
合に、またＥＣＣチエツク方式では２ピット以上の障害
の検出の場合に障害回復が不能であるため、さらに制御
記憶の再読み出しにより障害の回復を図る方式がとられ
ていた。
しかしながら、上述した制御記憶の再読み出しは、障害
を検出した制御記憶のアドレスによる再読み出しである
ため、障害が固定故障の場合には再読み出し後のマイク
ロプログラム語にても訂正不能エラーが再度検出されプ
ロセッサダウンあるいはシステムダウンに至るという欠
点があった。
を検出した制御記憶のアドレスによる再読み出しである
ため、障害が固定故障の場合には再読み出し後のマイク
ロプログラム語にても訂正不能エラーが再度検出されプ
ロセッサダウンあるいはシステムダウンに至るという欠
点があった。
本発明はこのような従来の欠点を改善したもので、その
目的は、訂正不能エラーが固定故障であっても回復可能
な制御記憶の障害回復方式を提供することにある。
目的は、訂正不能エラーが固定故障であっても回復可能
な制御記憶の障害回復方式を提供することにある。
本発明によるマイクロプログラム制御装置の制御記憶の
障害回復方式は、マイクロプログラム群を二重に有する
制御記憶と、該制御記憶から読出されたマイクロプログ
ラム語の訂正不能エラーを検出する手段と、前記訂正不
能エラーの検出によりマイクロプログラムの実行を抑止
する抑止手段と、前記制御記憶から読出された一方のマ
イクロプログラム群のマイクロプログラム語の訂正不能
エラー発生時に制御記憶中の他方のマイクロプログラム
群のマイクロプログラム語を選択し再読出しを行なう選
択手段とを有している。
障害回復方式は、マイクロプログラム群を二重に有する
制御記憶と、該制御記憶から読出されたマイクロプログ
ラム語の訂正不能エラーを検出する手段と、前記訂正不
能エラーの検出によりマイクロプログラムの実行を抑止
する抑止手段と、前記制御記憶から読出された一方のマ
イクロプログラム群のマイクロプログラム語の訂正不能
エラー発生時に制御記憶中の他方のマイクロプログラム
群のマイクロプログラム語を選択し再読出しを行なう選
択手段とを有している。
制御記憶には全く同一のマイクロプログラム群が二重に
記憶されており、制御記憶から一方のマイクロプログラ
ム群のマイクロプログラム語を読出してマイクロプログ
ラムを実行しているときに、読出されたマイクロプログ
ラム語の訂正不能エラーを検出すると、マイクロプログ
ラムの実行を抑止し、制御記憶中の他方のマイクロプロ
グラム群のマイクロプログラム語を選択して再読出しを
行ない、これによって一方のマイクロプログラム群に訂
正不能エラーが発生してもマイクロプログラムの実行を
再開することができる。
記憶されており、制御記憶から一方のマイクロプログラ
ム群のマイクロプログラム語を読出してマイクロプログ
ラムを実行しているときに、読出されたマイクロプログ
ラム語の訂正不能エラーを検出すると、マイクロプログ
ラムの実行を抑止し、制御記憶中の他方のマイクロプロ
グラム群のマイクロプログラム語を選択して再読出しを
行ない、これによって一方のマイクロプログラム群に訂
正不能エラーが発生してもマイクロプログラムの実行を
再開することができる。
以下、本発明の一実施例について図面を８照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
って、制御記憶１と、マイクロプログラム語を記憶する
第１の格納手段としてのマイクロ命令レジスタ２と、制
御記憶１中のアドレスを記憶する第２の格納手段として
のマイクロアドレスレジスタ３と、読出され九マイクロ
プログラム語の訂正不能エラー検出回路４と、マイクロ
命令実行抑止信号生成回路５と、制御記憶アドレス選択
回路６とが設けられている。
って、制御記憶１と、マイクロプログラム語を記憶する
第１の格納手段としてのマイクロ命令レジスタ２と、制
御記憶１中のアドレスを記憶する第２の格納手段として
のマイクロアドレスレジスタ３と、読出され九マイクロ
プログラム語の訂正不能エラー検出回路４と、マイクロ
命令実行抑止信号生成回路５と、制御記憶アドレス選択
回路６とが設けられている。
制御記憶１は、マイクロプログラム群Ｍを記憶する上位
領域ＵＰと、マイクロプログラム群Ｍの写しＭ′を記憶
する下位領域ＤＷとから構成されており、第２図には具
体例が示されている。第２図では、３２にステップ必要
なファームウェアすなわちマイクロプログラム群に対し
、６４にステップのマイクロプログラム語を格納可能な
制御記憶を有し、制御記憶の上位領域ＵＰと下位領域Ｄ
Ｗとに各々同一のマイクロプログラム群Ｍ 、 Ｍ’が
格納されている。
領域ＵＰと、マイクロプログラム群Ｍの写しＭ′を記憶
する下位領域ＤＷとから構成されており、第２図には具
体例が示されている。第２図では、３２にステップ必要
なファームウェアすなわちマイクロプログラム群に対し
、６４にステップのマイクロプログラム語を格納可能な
制御記憶を有し、制御記憶の上位領域ＵＰと下位領域Ｄ
Ｗとに各々同一のマイクロプログラム群Ｍ 、 Ｍ’が
格納されている。
次にこのような構成において訂正不能の障害が発生した
場合の障害回復処理を第３図（ａ）乃至（ｆ）のタイム
チャートを用いて説明する。
場合の障害回復処理を第３図（ａ）乃至（ｆ）のタイム
チャートを用いて説明する。
マイクロシーケンス動作は、第３図（ａ）に示すような
りロックＣＬＫに同期して行なわれ、通常、制御記憶１
中の上位領域ＵＰのマイクロプログラム群ＭＫより制御
される。マイクロアドレスレジスタ３は、第３図（ｂｌ
のタイミングでマイクロアドレスを出力し、制御記憶１
から読出されたマイクロプログラム＠ＭＰはマイクロ命
令レジスタ２に一時記憶され、第３図（ｃ）のタイミン
グでマイクロ命令ＭＩとして出力される。訂正不能エラ
ー検出回路４は、マイクロ命令レジスタ２で訂正不能エ
ラーが発生したか否かをマイクロ命令ＭＩによって判定
し、訂正不能エラー発生時には第３図ｆａ）に示すよう
に、訂正不能エラー信号ＥＲＲをマイクロ命令実行抑止
信号生成回路５ヘマイクロ命令実行抑止の要因として送
出する。これによシマイクロ命令実行抑止（ｉ号生成回
ｗ＆５は、第３図（、）のようにマイクロ命令実行抑止
信号ＮｏＥＸを出力し、これによりマイクロ命令動作を
抑止する。
りロックＣＬＫに同期して行なわれ、通常、制御記憶１
中の上位領域ＵＰのマイクロプログラム群ＭＫより制御
される。マイクロアドレスレジスタ３は、第３図（ｂｌ
のタイミングでマイクロアドレスを出力し、制御記憶１
から読出されたマイクロプログラム＠ＭＰはマイクロ命
令レジスタ２に一時記憶され、第３図（ｃ）のタイミン
グでマイクロ命令ＭＩとして出力される。訂正不能エラ
ー検出回路４は、マイクロ命令レジスタ２で訂正不能エ
ラーが発生したか否かをマイクロ命令ＭＩによって判定
し、訂正不能エラー発生時には第３図ｆａ）に示すよう
に、訂正不能エラー信号ＥＲＲをマイクロ命令実行抑止
信号生成回路５ヘマイクロ命令実行抑止の要因として送
出する。これによシマイクロ命令実行抑止（ｉ号生成回
ｗ＆５は、第３図（、）のようにマイクロ命令実行抑止
信号ＮｏＥＸを出力し、これによりマイクロ命令動作を
抑止する。
また訂正不能エラー検出回路４は、訂正不能エラーの検
出によって、第３図（ｆｌ Ｋ示すように制御記憶再読
用指示信号ＭＲを制御記憶アドレス選択回路６に出力す
る。
出によって、第３図（ｆｌ Ｋ示すように制御記憶再読
用指示信号ＭＲを制御記憶アドレス選択回路６に出力す
る。
この訂正不能エラーの検出により制御記憶１の再読み出
し動作のみが制御′記憶再読用指示イ８号ＭＡＤＲによ
り実行されるが、第３図（ｇ）に示すように、制御記憶
アドレス選択回路６からの制御記憶アドレスＡＤＨは本
実施例では、マイクロアドレスレジスタ３に記憶された
障害検出のアドレス″１００ＯＨそのものでなく、前述
の制御記憶１上に二重に有する下位領域ＤＷのマイクロ
プログラム群Ｍ′中の対応するアドレス、すなわちマイ
クロアドレス・レジスタ３の最上位ビットを反転したア
ドレス”９０００□”が制御記憶アドレス選択回路６に
て選択され制御記憶１の再読出しを行ない、再読出した
結果マイクロ命令レジスタ２の内容が正しけれはマイク
ロ命令実行抑止信号Ｎ０ＥＸはリセットされ、マイクロ
プログラムの実行を再開することができる。
し動作のみが制御′記憶再読用指示イ８号ＭＡＤＲによ
り実行されるが、第３図（ｇ）に示すように、制御記憶
アドレス選択回路６からの制御記憶アドレスＡＤＨは本
実施例では、マイクロアドレスレジスタ３に記憶された
障害検出のアドレス″１００ＯＨそのものでなく、前述
の制御記憶１上に二重に有する下位領域ＤＷのマイクロ
プログラム群Ｍ′中の対応するアドレス、すなわちマイ
クロアドレス・レジスタ３の最上位ビットを反転したア
ドレス”９０００□”が制御記憶アドレス選択回路６に
て選択され制御記憶１の再読出しを行ない、再読出した
結果マイクロ命令レジスタ２の内容が正しけれはマイク
ロ命令実行抑止信号Ｎ０ＥＸはリセットされ、マイクロ
プログラムの実行を再開することができる。
このように本実施例では、最近のメモリ素子の大容量比
により容易に実現可能な制御記憶１の容１！を増加と僅
かな／Ｓ−ド・ウェアの変更のみで、制御記憶の固定的
な訂正不能エラー検出に際してもファームウェア、ソフ
トウェアに影響を与えることなく障害を回復することが
できる。
により容易に実現可能な制御記憶１の容１！を増加と僅
かな／Ｓ−ド・ウェアの変更のみで、制御記憶の固定的
な訂正不能エラー検出に際してもファームウェア、ソフ
トウェアに影響を与えることなく障害を回復することが
できる。
以上説明し念ように本発明は、一方のマイクロプログラ
ム群のマイクロプログラム賭に訂正不能エラーが検出さ
れても、他方のマイクロプログラム群のマイクロプログ
ラム語を選択して再読出しを行なうようにしているので
、上記訂正不貫目エラーが固定的な障害であっても、マ
イクロプログラムの実行を再開することができて、シス
テムの信頼性を著しく高めるという効果がある。
ム群のマイクロプログラム賭に訂正不能エラーが検出さ
れても、他方のマイクロプログラム群のマイクロプログ
ラム語を選択して再読出しを行なうようにしているので
、上記訂正不貫目エラーが固定的な障害であっても、マ
イクロプログラムの実行を再開することができて、シス
テムの信頼性を著しく高めるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は制御記憶の構成例を示す図、第３図（ａ）乃至（
ｇ）は本実施例動作を示すタイムチャートである。 １・・・制御記憶、２・・・マイクロ命令レジスタ、３
・・・マイクロアドレスレジスタ、４・・・訂正不能エ
ラー検出回路、５・・・マイクロ命令実行抑止信号生成
回路、６・・・制御記憶アドレス選択回路。 代理人 弁理士 山 下 穣 干 第１図 ル１卸能・Ｌ屯 アト°しスＨＥＸ 第２図 千− 続 判１１ 正 習「 （方式） ［ １、事件の表示 特願Ｉ［ １−１０５８３４号 ２、発明の名称 ：Ｓ、補正をする者 事件との関係 特詐出願人 名 称 （４２３）日本電気株式会社 ４、代 理 人 平成 １年 ７月２５日 ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第８ページ、第７行の「（ａ）乃至（ｇ）」を削
除する。
２図は制御記憶の構成例を示す図、第３図（ａ）乃至（
ｇ）は本実施例動作を示すタイムチャートである。 １・・・制御記憶、２・・・マイクロ命令レジスタ、３
・・・マイクロアドレスレジスタ、４・・・訂正不能エ
ラー検出回路、５・・・マイクロ命令実行抑止信号生成
回路、６・・・制御記憶アドレス選択回路。 代理人 弁理士 山 下 穣 干 第１図 ル１卸能・Ｌ屯 アト°しスＨＥＸ 第２図 千− 続 判１１ 正 習「 （方式） ［ １、事件の表示 特願Ｉ［ １−１０５８３４号 ２、発明の名称 ：Ｓ、補正をする者 事件との関係 特詐出願人 名 称 （４２３）日本電気株式会社 ４、代 理 人 平成 １年 ７月２５日 ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第８ページ、第７行の「（ａ）乃至（ｇ）」を削
除する。
Claims (1)
- マイクロプログラム群を二重に有する制御記憶と、該制
御記憶から読出されたマイクロプログラム語の訂正不能
エラーを検出する検出手段と、前記訂正不能エラーの検
出によりマイクロプログラムの実行を抑止する抑止手段
と、前記制御記憶から読出された一方のマイクロプログ
ラム群のマイクロプログラム語の訂正不能エラー発生時
に、前記制御記憶中の他方のマイクロプログラム群のマ
イクロプログラム語を選択し再読出を行なう選択手段と
を有していることを特徴とする障害回復方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105834A JPH02285443A (ja) | 1989-04-27 | 1989-04-27 | 障害回復方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105834A JPH02285443A (ja) | 1989-04-27 | 1989-04-27 | 障害回復方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02285443A true JPH02285443A (ja) | 1990-11-22 |
Family
ID=14418072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1105834A Pending JPH02285443A (ja) | 1989-04-27 | 1989-04-27 | 障害回復方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02285443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663906B2 (en) | 2006-10-02 | 2010-02-16 | Seiko Epson Corporation | Semiconductor memory device, data storage device and method for controlling semiconductor memory device |
-
1989
- 1989-04-27 JP JP1105834A patent/JPH02285443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663906B2 (en) | 2006-10-02 | 2010-02-16 | Seiko Epson Corporation | Semiconductor memory device, data storage device and method for controlling semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| US5177744A (en) | Method and apparatus for error recovery in arrays | |
| JPS6151241A (ja) | 制御記憶装置の誤り回復方式 | |
| JPS60179851A (ja) | デ−タ処理装置 | |
| WO1981001893A1 (en) | Self-correcting memory system and method | |
| US3898443A (en) | Memory fault correction system | |
| US4521872A (en) | Instruction storage | |
| JPH02285443A (ja) | 障害回復方式 | |
| JPH03147041A (ja) | エラー訂正システム | |
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPS6048769B2 (ja) | ロ−デイング方式 | |
| JPH02207355A (ja) | メモリ読出し方式 | |
| JPS6381531A (ja) | マイクロプログラム制御方式 | |
| JPS61253565A (ja) | 記憶装置 | |
| JPH02199564A (ja) | 制御メモリの障害回復方式 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPS6072036A (ja) | 制御記憶装置のエラ−検出方式 | |
| JPH02103651A (ja) | 制御メモリの障害回復方式 | |
| JPH04112346A (ja) | メモリエラー検出方法及び装置 | |
| JPH0354636A (ja) | エラー訂正方式 | |
| JPS6327940A (ja) | 記憶制御装置 | |
| JPS5837638B2 (ja) | キオクソウチ | |
| JPS63231537A (ja) | 障害処理方式 | |
| JPS60231248A (ja) | 共有メモリ装置 |