JPH02281154A - Cycle counter - Google Patents

Cycle counter

Info

Publication number
JPH02281154A
JPH02281154A JP1102781A JP10278189A JPH02281154A JP H02281154 A JPH02281154 A JP H02281154A JP 1102781 A JP1102781 A JP 1102781A JP 10278189 A JP10278189 A JP 10278189A JP H02281154 A JPH02281154 A JP H02281154A
Authority
JP
Japan
Prior art keywords
input signal
counter
signal
frequency
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1102781A
Other languages
Japanese (ja)
Inventor
Masayuki Takahashi
昌幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP1102781A priority Critical patent/JPH02281154A/en
Priority to SE9001317A priority patent/SE9001317L/en
Priority to FI901979A priority patent/FI901979A0/en
Publication of JPH02281154A publication Critical patent/JPH02281154A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • H03K21/026Input circuits comprising logic circuits

Abstract

PURPOSE:To reduce the irregularity of the cycle of an input signal by connecting a multiplier and a frequency divider between the input signal and a counter and making the output of the frequency devider a gate signal. CONSTITUTION:An input signal 11 is multiplied by (n) by a multiplier 1 and the output of the multiplier 1 is divided into 1/m in its frequency by a frequency divider 2. The output of the frequency divider 2 is supplied to a counter 3 as a gate signal 12 while he counter 3 opens and closes a gate following the gate signal 12 to count a reference clock 13 only during a gate open time. This count value becomes count data 14 as the output of the counter 3 to make it possible to reduce not only the irregularity of a gate time but also the cycle irregularity of the input signal.

Description

【発明の詳細な説明】[Detailed description of the invention]

(a)発明の技術分野 この発明は、逓倍器と分周器を人力信閃とカウンタの間
に接続し、入力信号のジッタに影響か大きい低周波信号
や、S /′N比の悪い入力信号を逓11°tした後の
信−号をイ吏ってカウンタのグー1−1言号を作り、人
力(8号の周期のはらつきを減らずようにした周期カウ
ンタについてのものである。 (b)従来技術と問題点 次に、第2図を参照して、従来技術による周期カウンタ
の柘成図を説明する。 第2図の4はグー1ル作成回路、5はカウンタ、】−1
は入力信号、13は基準クロック、15はグーI−信号
、1Gはカラン1〜テータである。 グー1へ作成回路4は、、入力信号]1からシ、−I−
ミツト回路等でゲート信号15を作成する。 カウンタ5は、グー1〜信号15で、グー1へが開いて
いる間たり基準クロック13をカランとし、カラン1〜
データ16を出ず。 第2図の回路て ill定値の有効桁数を−11けるた
めには次のような方法が採用されている。 (ア)測定周期数を増やし、グー1へ時間を長くする。 (イ)測定周波数に対して、基準クロックの数か必要と
する桁数が得られるまで上けていく。 (ア)の場合は、測定周期数を増やすため、測定111
1間が長くなる。 (イ)の場合は、次に示すようなジ・ツタの影響か大き
くなり、カラン1〜値にバラツキがでてくる。 次に、(イ)の場合の影響を説明する。 入力信号11をV(t)=As i nωt+N(t)
とする。 ただし、Aはノイズ成分を含まない入力信号11の波高
値、ωは人力18号]lの角周波数でCを入力信号の周
波数とすれば、ω−2πfの関係になる。 N([)は、時刻tのノイズレベルで N、≦N口)≦+N、のランダム値とする。 ■(
(a) Technical Field of the Invention This invention connects a multiplier and a frequency divider between a human input signal and a counter, and uses it to handle low-frequency signals that have a large effect on input signal jitter or input signals with a poor S/N ratio. This is about a period counter that is manually operated (No. 8) by manipulating the signal after the signal has been multiplied by 11°t to create the 1-1 word of the counter without reducing the fluctuations in the period. (b) Prior art and problems Next, a diagram of a period counter according to the prior art will be explained with reference to FIG. 2. In FIG. 2, 4 is a group creation circuit, 5 is a counter, -1
is an input signal, 13 is a reference clock, 15 is a goo I-signal, and 1G is a callan 1 to theta. The circuit 4 for creating the input signal ]1 to the input signal 1 is
A gate signal 15 is generated using a Mitsut circuit or the like. The counter 5 uses signals 1 to 15, and the reference clock 13 is used as a run while the signal to go 1 is open.
No data 16. In the circuit of FIG. 2, the following method is adopted to subtract -11 from the number of effective digits of the ill constant value. (a) Increase the number of measurement cycles and lengthen the time to Goo 1. (b) Increase the measurement frequency until the number of reference clocks or the required number of digits is obtained. In the case of (a), in order to increase the number of measurement cycles, measurement 111
1 interval becomes longer. In the case of (a), the effects of jis and ivy as shown below will be significant, and variations will appear in the values from 1 to 1. Next, the effects of case (a) will be explained. Input signal 11 as V(t)=As i nωt+N(t)
shall be. However, if A is the peak value of the input signal 11 that does not include noise components, ω is the angular frequency of human power No. 18]l, and C is the frequency of the input signal, the relationship is ω-2πf. N([) is the noise level at time t and is a random value of N, ≦N)≦+N. ■(

【)をし=1.、の点でvo −=V[lO)のス
レショルド点でグー1〜信号を作成する。 このとき、■(【)はスレショルド点■。の近くでは、
V (t)≠ωしの直線で近似できるとすれば、第3図
のようにノイズレベルN(し)によってI−8の時間か
ら1−11+たけずれる。 第3図の線6は■(t)−ωを十N。を示し、線7は■
(ll−ωしを示す。また、線8は■(【)−ωt−N
、を示す。 第3図のt−からt+までの間隔Δtは、Δt=2N、
、/Aωとなり、次の入力信号11の立上がりまでを考
えると、第4図に示すように1周期の時間はTl1la
X〜′r゛■1111間のばらつきとなってしまう。 このばらつきを減らずため、何周期分がの平均値として
1周期分のカラン1〜値を示す方法もあるが、結果的に
は何周期分を取るかによって測定時間が長くなる。 次に第4図の内容を説明する。 1、.1.はノイズレベルの影響がないときの入力信号
がスレショルド点■。をよぎる時刻、Ll−2L1 、
’F、、x−1tx+はそれぞれt。 とし2のとき、ノイズレベルの影響を受けてスレショル
ド点■。をよぎる時刻である。 実際の入力信号の周期Tは、T=t、−t□であるが、
ノイズN(0の影響でΔTの誤差が生じるため、次のよ
うにrmax 、Tl1i11の周期となる場合がある
。 T、、、   =T−ト 2  X  1  /2  
A  tT+2N、/Aω T”1.、−T−2X ] /2ΔL T−2N、/Aω 実際の測定周期は上のT max〜T m i n間の
ランダム値となり、S/Nが悪い信号や、周波数の低い
信号を精確に求める場合には、基準クロック13の周期
T cに対して2NO/’Aωが大きくなるとカラン1
〜値にばらつきが出る。 第4図の説明から、測定周期Tには T1.8〜T、。の間でばらつきが出る。 これを減らずには、IT、8え−T1n 1を小さくす
ればよい。 l T、、、−’r、t、、l = 14 Nil /
Aω1であり、A、ω、No >Oなので、Δし= 4
 N o / A ωを小さくずればよい。 このΔtを小さくする方法のうち、Noを小さくし、A
を大きくすることは入力信号の持つS/Nによるので、
この発明では次の2点でΔtの値を小さくする。 (ア)入力信号を逓倍してωを大きくする。 (イ)ΔLの誤差はノイズN。のランダム性によるとし
て、多数の平均値では、ΔLは0に近づくと考え、逓倍
した信号を再び分周した信刀を使いΔLを小さくする。 」二足(ア)と(イ)の方法を使えば、入力角周波数ω
τ2πfをn逓倍し、その111分の1を分周した信号
をゲート信号に使い、測定周期Tを次のようにして求め
ることができる。 従来方法では、R番目の測定周期Tllは入力信号周波
数をfとして、 Tn =1 / f +E−No / Aω−−−−(
1)ただし、Eは周期を測定するときのスレショルドを
よぎる時間によって決まる係数で表わされる。 次に、式(1)の数値例を説明する。 A =100 、 No = 1、E=1として、スレ
ショルド点での時刻でノイズレベルが信号のレベルに対
して、l/100程度あり、これを1周期で測定すると
する。 測定される周波数f=1001(zとすれば、測定され
る周期]゛9.は、 ”I’、 = 1 /100 + I X 1 /10
0 X 2πX100= 1.00159 X 10−
2秒 測定される周波数は、’l’R−1として、”1’ +
1  ’ = 99.841 N Zとなる。 (C)発明の目的 この発明は、、入力信号かクー1−作成回路に入る前に
入力信号を逓倍器に入れ、その出力を分周器で分周した
信号を使ってグーI〜信号を作成することにより、ゲー
ト1111間のはらつきを減らずことを目的とする6 ((1)発明の実施例 次に、この発明による実施例の構成図を第1国に示す。 第11’lの1は逓倍器、2は分周器、3はカウンタで
ある。 、入力信号11は逓1音器2により11倍に逓倍され、
逓倍器1の出力は分周器2でl / mに分周される。 分周器2の出力は、グー1−信号12としてカウンタ3
に供給される。 カウンタ3はグー1〜信号12でケートを開閉し、グー
1へか開いている時間なGづ基準クロック〕3をカラン
1〜する。 基準クロック13のカウント値がカウンタ3の出力とし
て、カウンI−データ14になる。 次に、第1図による測定周期とその誤差の関係を説明す
る。 入力信号]1の周波数をf l−17,、ジッタによる
誤差をΔ′F秒とずれは、逓倍器1の出力は、11 丁
となり、誤差Δ′「1は1 /’ I’l・ΔTとなる
。 この信号は分周器2を通って11・r/川となり、誤差
ΔT2はl 、/ nΔ′「の111回分の平均値とな
る。 こうして得られるゲート信号12は、もとの周期に対す
る誤差Δ′Fよりも軽減されることになる。 ゲート信号12と基準クロック13で働くカウンタ3の
カラン1−データ111は、次のようになる。 データ14−1ロ/n・1/′f +1/nΣΔ” ) /’ < 1 / f c )式
(2)の1/nΣΔTは誤差ΔTのrn回の平均値を1
/[1にしたものであり、従来方法の誤差Δ′1゛より
も小さくなっている。 これをOと考えれは、カウントデータ14は次の式(3
)のように書きかえられる。 データ14=m/r+ ・ <1/’f )/ (L/
’f c)1’l 、Ili、fcはそれぞれ既知なの
で1、入力信号1]の周波数fは演算により求めること
ができる、また、I)、Inの値をプログラマフルとず
れは、測定周期を整数でない値にすることかできるため
、測定周期の時間を変えることかできる。 この発明によるS番ト1の測定周期゛1゛5は、Ts=
Σt、 ]、 、/ (n・f)十IE ・N o 3
 / A r】o、+ ):’、 ++ /’川用−(
4)ただし、「lは逓倍器の逓倍数で、Illは分周器
の分周数、NoJは逓倍し、た後の、1番にくるノイズ
レベル、Eは周期を測定する時のスレショル1〜をよき
る時間によって決まる係数である。 式(4)を117きかえると、 T s = n 、−’ m ・Σ(1、/ (n  
r) )+ n /′mΣ(E ・NoJ、/Allω
)1 、y’ f −1−++ / rnΣ(E  N
oj/ A n ω)・・・・・・・・・・・・・・・
・・・−(5)式(5)から、各5で1差項は1/I】
に誠り、その総和はrl’1周期の平均値と考えられる
ので、誤差は平均1直まて減ったこと(1こなる。 また、Ill −IIとずれは、従来方法による測定値
1’ ++と測定時間は同じでも、誤差は減ることがわ
かる。 次に、式(5)により数値例を512明する。 A=100 = N、 = 1、n = 100− m
 = 100とすれは、従来技術で説明した式(1)と
同じ条件で測定時間も等しくなる。 式(5)の項Σ(E ・N Q J / A nω)は
、Ill ”” Iに100によって、100逓倍した
ものの100周期の平均値であるから、和記号Σの中の
各項は100逓倍によりノイズレベルが1./100に
なり、平均値をとることによって、式(5)の項Σ<c
・N、r/八へ)ω〉かl/10まで軽減されるとずれ
は、式(5)にこれを代入して、Ts=l/f−1−E
 −N、/10Anω1.00000159X 10−
2秒 :1!す定される周波数は、TS−’として、”Fs−
’ = 99.99984 T−1zとなり、測定周波
数100 HZに対して従来技術よりも、より正確に求
めることができる。 (e)発明の効果 この発明によれば、次のような効果がある。 (ア)低周波信号のようにジッタの影響の大きい信号や
、S/N比の悪い信弓を粘度よ(;1jll定すること
ができる。 (イ)周期a!す定の平均値を取るために多くの周期を
取らなくてもよくなり、測定時間を短くすることができ
る。 (つ)測定のためのグー■・信号は入力信号の非整数分
周比を収ることができるため測定周期を任意に変えるこ
とができる。
[)=1. , a signal is created at the threshold point of vo −=V[lO). At this time, ■([) is the threshold point■. near the
If it can be approximated by a straight line with V (t)≠ω, then the time will be deviated by 1-11+ from the time of I-8 due to the noise level N(shi) as shown in FIG. Line 6 in Figure 3 represents ■(t)-ω as 10N. and line 7 is ■
(Ill-ωt-N. Line 8 shows ■([)-ωt-N
, is shown. The interval Δt from t- to t+ in FIG. 3 is Δt=2N,
, /Aω, and considering the rise of the next input signal 11, the time of one cycle is Tl1la as shown in FIG.
This results in a variation between X and 'r゛■1111. In order to avoid reducing this variation, there is a method of indicating the Curran 1 value for one cycle as an average value over several cycles, but as a result, the measurement time becomes longer depending on how many cycles are taken. Next, the contents of FIG. 4 will be explained. 1. 1. ■ is the input signal at the threshold point when there is no influence of noise level. The time when it crosses Ll-2L1,
'F,,x-1tx+ are each t. When 2, the threshold point ■ is affected by the noise level. It's time to cross. The actual period T of the input signal is T=t, -t□, but
Since an error of ΔT occurs due to the influence of noise N(0), the period may be rmax, Tl1i11 as follows. T, ,, =T-t2X1/2
A tT+2N, /Aω T"1., -T-2X ] /2ΔL T-2N, /Aω The actual measurement period is a random value between T max and T min above, and it is difficult to detect signals with poor S/N. , in order to accurately obtain a low frequency signal, if 2NO/'Aω becomes large with respect to the period Tc of the reference clock 13, then Karan 1
~Values vary. From the explanation of FIG. 4, the measurement period T is T1.8 to T. There are variations between the two. If this is not reduced, IT, 8e-T1n 1 can be made smaller. l T,,,−'r,t,,l = 14 Nil/
Since Aω1 and A, ω, No > O, Δshi = 4
It is sufficient to shift N o /A ω by a small amount. Among the methods of reducing this Δt, by reducing No and A
Increasing depends on the S/N of the input signal, so
In this invention, the value of Δt is reduced in the following two points. (a) Multiply the input signal to increase ω. (a) The error in ΔL is noise N. Considering that ΔL approaches 0 due to the randomness of a large number of average values, ΔL is reduced using a signal obtained by dividing the frequency of the multiplied signal again. ” If you use the two-legged method (a) and (b), the input angular frequency ω
Using a signal obtained by multiplying τ2πf by n and dividing the frequency by 1/111 as the gate signal, the measurement period T can be determined as follows. In the conventional method, the Rth measurement period Tll is calculated as follows, where f is the input signal frequency, Tn = 1 / f + E-No / Aω (
1) However, E is expressed as a coefficient determined by the time to cross the threshold when measuring the period. Next, a numerical example of equation (1) will be explained. Assume that A = 100, No = 1, and E = 1, and that the noise level at the time at the threshold point is about 1/100 of the signal level, and that this is measured in one cycle. Measured frequency f = 1001 (where z is the measured period) ゛9. is ``I'', = 1 / 100 + I X 1 / 10
0 x 2πX100= 1.00159 x 10-
The frequency measured for 2 seconds is "1" + as 'l'R-1.
1' = 99.841 NZ. (C) Purpose of the Invention This invention inputs the input signal into a multiplier before entering the input signal generation circuit, and uses the signal whose frequency is divided by the frequency divider to generate the signal I~. (1) Embodiment of the Invention Next, a block diagram of an embodiment of the invention will be shown in the first country. 1 is a multiplier, 2 is a frequency divider, and 3 is a counter. , the input signal 11 is multiplied by 11 times by the harmonic multiplier 2,
The output of the multiplier 1 is divided into l/m by the frequency divider 2. The output of frequency divider 2 is sent to counter 3 as goo1-signal 12.
is supplied to The counter 3 opens and closes the gate using the signals 1 to 12, and clocks the reference clock 3 during the opening time to the signal 1. The count value of the reference clock 13 becomes the counter I-data 14 as the output of the counter 3. Next, the relationship between the measurement period and its error according to FIG. 1 will be explained. If the frequency of input signal]1 is fl-17, and the error due to jitter is Δ'F seconds, the output of multiplier 1 will be 11, and the error Δ'1 is 1/'I'l・ΔT This signal passes through the frequency divider 2 and becomes 11·r/river, and the error ΔT2 becomes the average value of 111 times of l,/nΔ'. The gate signal 12 obtained in this way has the original period The error Δ'F for the counter 3 is reduced as follows. f +1/nΣΔ") /'< 1/f c) 1/nΣΔT in equation (2) is the average value of rn times of error ΔT.
/[1, which is smaller than the error Δ'1'' of the conventional method. Considering this as O, the count data 14 is calculated using the following formula (3
) can be rewritten as Data 14=m/r+ ・<1/'f )/(L/
Since 'f c)1'l, Ili, and fc are each known, the frequency f of input signal 1] can be obtained by calculation. Also, the deviation from the programmer full value of I) and In is determined by changing the measurement period. Since it can be set to a value that is not an integer, the time of the measurement cycle can be changed. The measurement period '1'5 of S number 1 according to this invention is Ts=
Σt, ], , / (n・f)ten IE・N o 3
/ A r] o, + ):', ++ /' River - (
4) However, "l is the multiplication number of the multiplier, Ill is the frequency division number of the frequency divider, NoJ is the noise level that comes first after multiplication, and E is the threshold 1 when measuring the period. It is a coefficient determined by the time it takes to solve ~. Rearranging equation (4) by 117 times, T s = n , -' m ・Σ(1, / (n
r) ) + n /'mΣ(E ・NoJ, /Allω
)1, y' f −1−++ / rnΣ(E N
oj/ A n ω)・・・・・・・・・・・・・・・
...-(5) From equation (5), one difference term for each 5 is 1/I]
Since the total sum is considered to be the average value of rl'1 cycle, the error is reduced by one shift on average (1 round). Also, Ill -II and deviation are 1' from the measured value by the conventional method. It can be seen that even if ++ and the measurement time are the same, the error is reduced.Next, a numerical example will be explained using equation (5).A=100=N,=1,n=100-m
= 100, the measurement time becomes the same under the same conditions as Equation (1) described in the prior art. The term Σ(E ・N Q J / A nω) in equation (5) is the average value of 100 cycles of Ill "" I multiplied by 100, so each term in the sum symbol Σ is 100 Due to multiplication, the noise level is reduced to 1. /100, and by taking the average value, the term Σ<c in equation (5)
・N, r/8) When the deviation is reduced to ω〉 or l/10, by substituting this into equation (5), Ts=l/f-1-E
-N, /10Anω1.00000159X 10-
2 seconds: 1! The determined frequency is TS-', "Fs-
' = 99.99984 T-1z, which can be determined more accurately than in the prior art for a measurement frequency of 100 Hz. (e) Effects of the invention According to this invention, there are the following effects. (A) Signals that are affected by jitter, such as low frequency signals, and signals with a poor S/N ratio can be determined by the viscosity. (B) Take the average value of the period a! There is no need to take as many cycles for the measurement, and the measurement time can be shortened. The period can be changed arbitrarily.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による実施例の構成図、第2図は従来
技術による周期カウンタの構成図、第3図と第4図は従
来技術の説明図である。 1・・・・・・逓倍器、2・・・・・・分周器、3・・
・・・・カウンタ、11・・・・・・入力信号、12・
・・・・・グーl〜信号、13・・・・・・基準クロッ
ク、14・・・・・・カラン1〜データ、。 う
FIG. 1 is a block diagram of an embodiment according to the present invention, FIG. 2 is a block diagram of a period counter according to the prior art, and FIGS. 3 and 4 are explanatory diagrams of the prior art. 1... Multiplier, 2... Frequency divider, 3...
...Counter, 11...Input signal, 12.
...Glue l~signal, 13...Reference clock, 14...Calan 1~data. cormorant

Claims (1)

【特許請求の範囲】 1、入力信号(11)をn逓倍する逓倍器(1)と、逓
倍器(1)の出力をm分の1に分周する分周器(2)と
、 分周器(2)の出力をゲート信号(12)とし、基準ク
ロック(13)をカウントするカウンタ(3)を備える
ことを特徴とする周期カウンタ。
[Claims] 1. A multiplier (1) that multiplies the input signal (11) by n; a frequency divider (2) that divides the output of the multiplier (1) into 1/m; A period counter comprising a counter (3) which uses the output of the device (2) as a gate signal (12) and counts a reference clock (13).
JP1102781A 1989-04-21 1989-04-21 Cycle counter Pending JPH02281154A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1102781A JPH02281154A (en) 1989-04-21 1989-04-21 Cycle counter
SE9001317A SE9001317L (en) 1989-04-21 1990-04-11 PERIODRAEKNARE
FI901979A FI901979A0 (en) 1989-04-21 1990-04-20 PERIODRAEKNARE.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1102781A JPH02281154A (en) 1989-04-21 1989-04-21 Cycle counter

Publications (1)

Publication Number Publication Date
JPH02281154A true JPH02281154A (en) 1990-11-16

Family

ID=14336687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1102781A Pending JPH02281154A (en) 1989-04-21 1989-04-21 Cycle counter

Country Status (3)

Country Link
JP (1) JPH02281154A (en)
FI (1) FI901979A0 (en)
SE (1) SE9001317L (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012052877A (en) * 2010-08-31 2012-03-15 Seiko Epson Corp Frequency measuring device and electronics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012052877A (en) * 2010-08-31 2012-03-15 Seiko Epson Corp Frequency measuring device and electronics
CN102401857A (en) * 2010-08-31 2012-04-04 精工爱普生株式会社 Frequency measurement device and electronic device
CN102401857B (en) * 2010-08-31 2016-04-27 精工爱普生株式会社 Frequency measuring equipment and electronic equipment

Also Published As

Publication number Publication date
SE9001317L (en) 1990-10-22
SE9001317D0 (en) 1990-04-11
FI901979A0 (en) 1990-04-20

Similar Documents

Publication Publication Date Title
GB1405918A (en) Pulse frequency dividing circuit
JPS5848868A (en) Measuring method for pulse frequency
JPH02281154A (en) Cycle counter
CN108731714A (en) A kind of coding/decoding method and device of frequency-scan data
SU668062A1 (en) Harmonic signal frequency divider
RU2642370C1 (en) Device for calculating logarithmic functions
JPS54156580A (en) Temperature measuring apparatus
SU372681A1 (en) G &#34;&#34; CHSSESIOZNAIAI
JPH0630439B2 (en) Zero crossing point detector for sinusoidal signal
SU746506A1 (en) Arithmetic device
SU955053A1 (en) Division device
SU790179A1 (en) Meandre frequency doubler
SU734867A1 (en) Digital frequency multiplier
SU930262A1 (en) Device for forming step trajectory
SU798831A1 (en) Frequency multiplier
SU516061A1 (en) Pulse frequency computing device
SU402822A1 (en) DIGITAL PHASE? LETER
SU744974A1 (en) Frequency-to-code converter
SU408231A1 (en) DIGITAL LOW FREQUENCY METER
SU550590A1 (en) Device for determining the ratio of the two pulse frequencies
JPS5745462A (en) Tachometer
SU840969A1 (en) Digital integrator
SU805362A1 (en) Digital integrator
SU1024908A1 (en) Device for multiplying three variables
SU402829A1 (en) PHASE FREQUENCY CHARACTERISTICS FOUR-POLES CHARACTERISTICS