JPH02275642A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、化合物半導体基板上にバッファ層と活性層と
をエピタキシャル成長で形成した層構造を持つ電界効果
トランジスタに係り、特に、有機金属気相成長方法によ
りバッファ層と活性層とをエピタキシャル成長で形成し
たショットキバリア型電界効果トランジスタのバッファ
層を改善したものに関する。

［従来の技術］ 一般に、ショットキバリア型電界効果トランジスタ（電
界効果トランジスタを以下、単にＦＥＴという）用のエ
ビタ牛シャル結晶を基板に形成する場合、有機金属気相
成長法により半絶縁性基板上にエピタキシャル成長を行
う。このとき、半絶縁性基板に活性層（能動層あるいは
動作層とも呼ばれている）を直接エピタキシャル成長さ
せると、基板の表面欠陥２表面幅位９表面モホロジー及
び基板に存在する深い準位の影響により、高品質な活性
層が得られない。

このため、従来は上述した影響をなくすため、第３図に
示すように、基板４と活性層１との界面に高抵抗のバッ
ファ層２をエビタ牛／ヤル成長させることが行われてい
る。このバッファ層２により基板の影響のない高品質な
活性層１が得られることは既に周知のことである。

しかし、このようにバッファ層２を基板４と活性層１と
の間に介在させることにより高品質な活性層１が得られ
るようになったが、今度は基板４の影響がバッファ層２
に現れて基板４とバッファ層２との界面が新たに問題と
なってきた。

この基板とバッファ層との界面の問題とは、主に、基板
とバッファ層との界面における次の２つの現象である。

（１）キャリアの蓄積 （ｉｉ）電子トラップの発生 実際にＦＥＴ素子を作製した場合、上記（ｉ）（ｉｉ）
による素子への悪影響は次の通りである。

（１）によりＦＥＴはゲートに逆バイアスを印加して活
性層が空乏化しても、基板とバッファ層界面に電流が流
れるためピンチオフしなくなり、常にソース・ドレイン
間に電流が流れてしまう。

（ｉｉ）によりＦＥＴのしきい値電圧が大きく変化して
しまう。

このように基板とバッファ層との界面は大きな問題とな
っており、これを解決しなければ高品質なショットキバ
リア型ＦＥＴを作製することが困難となっていた。

これを解決する方法として、特にＧａＡｓ系の場合、半
絶縁性基板としてＣｒドープ基板を用いることも考えら
れる。ＧａＡｓ基板にＣｒをドープすることにより、浅
い準位のドナーやアクセプタ不純物を補償するように深
い準位を形成して、キャリアをこの深い準位に捕獲させ
ることができるからである。

しかし、この場合、例えばバッファ層を１μｍの厚さに
しても、Ｃｒはバッファ層ばかりでなく、活性層にまで
拡散して活性層のキャリアを補償してしまうという欠点
があった。

［発明が解決しようとする課題］ 上述したように従来のＦＥＴ構造では、化合物半導体基
板とバッファ層との界面に、基板の浅い準位に形成され
た不純物の影響による、キャリアの蓄積や電子トラップ
の発生があるため、ピンチオフやしきい値電圧に問題が
あり、高品質なＦＥＴを作製することができなかった。

また、特にＱａＡｓ系に限って、深い準位の不純物をド
ープした基板を用いることによって、上記界面への基板
の影響をなくすこともできるが、ドープ不純物が活性層
のキャリアをも補償してしまうという欠点があった。

本発明の目的は、基板とバッファ層との間に、もう一つ
のバッファ層を設けることによって、上述した従来技術
の欠点を解消して、化合物半導体の系（種類）にかかわ
らず、また化合物半導体に不純物をドープしな（でも、
バッファ層が化合物半導体基板による影響を受けること
なく、基板とバ、ファ層との間に安定した界面が得られ
る高品質なＦＥＴを提供することにある。

［課題を解決するための手段］ 本発明のＦＥＴは、化合物半導体基板上にバ、。

ファ層と活性層とをエピタキシャル成長で形成した層構
造を持つ電界効果トランジスタにおいて、上記化合物半
導体基板とバッファ層との間に、６００℃より低い温度
の気相成長法で形成した第２のバッファ層を備えて構成
したものである。

そして、上記化合物半導体基板がアンドープ半絶縁性基
板であり、これを構成する化合物半導体はＧａＡｓ、Ｉ
ｎＰまたはＺｎＳｅのいずれであってもよい。

また、上記Ｆ、ＥＴ構造はＭ　Ｅ　Ｓ　（Ｍｅｔａｌ　
Ｓｅｍ１ｃｏｎｄｕｄｕｃｔｏｒ）、　　ＨＥ　Ｍ　Ｔ
　（Ｉｌｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ
　Ｔｒａｎｓｉｓｔｏｒ）またはＭ　ｒ　Ｓ　（Ｍｅｔ
ａｌ　Ｉｎ５ｕｌａｔｏｒ　Ｓｅｍ１ｃｏｎｄｕｃｔｏ
ｒ）構造のいずれであってもよい。

［作用］ 化合物半導体基板とバッファ層との間に、６００℃より
低い温度の低温気相成長法による第２のバッファ層を形
成すると、この第２のバッファ層はキャリア′ａ度には
関係なく、次のように機能する。

（ａ）昇温時に受ける熱的ダメージによる表面熱変成層
の発生を抑°えることができ、良好な基板−エビタキシ
ャル層界面か得られる。

（ｂ）低温で結晶成長を行うことにより、結晶に残留す
る不純物が低下し、低いキャリア濃度でのｐｎ補償が可
能となり、さらに高抵抗のバッファが得られる。

ここで、特に第２のバッファ層のキャリアタイプはｐ型
であることが望ましい。バッファはｎ型であれｐ型であ
れ、キャリアが空乏化していれば、ある程度高抵抗化す
る。バッファの抵抗率が最も高くなるのはｐとｎとが補
償する領域であるが、ホールと電子との移動度の相違（
ホールは電子の約１０／１の移動度）により、ｐとｎの
キャリアか同数となる所よりも少しｐ型のキャリアが多
い所で抵抗率か最大値をとる。

また、ショットキバリア型ＦＥＴにおける電界計算ンミ
ュレーンヨンによると、第４図に示すように、バッファ
層１１がｐ型（当然、空乏化している）のとき、ＦＥＴ
内部で発生する電界は、ｎ型活性層１２−バッファ層１
１間のバンドベンディングによるバリア１３により、バ
ッファ層１１に進入できなくなり、この結果、バッファ
層１１をリークする電流、即ち電子１４を抑えることが
可能となり、相互コンダクタンス特性およびソース・ド
レインのピンチオフ特性を向上させる。

なお、キャリアが空乏化していれば、第２のバッファ層
の膜厚は問わない。このキャリアの空乏化は高抵抗バッ
ファを形成するために必要な一般的条件である。バッフ
ァが空乏化していなければ、そこに電流が流れてしまい
、バッファは高抵抗化せず、相互フンダクタンスやソー
ス・ドレインのピンチオフ等素子の特性を著しく悪化さ
せるため、バッファ層本来の役目を果せなくなってしま
うからである。

［実施例］ 以下、本発明の一実施例を第１図〜第２図を用いて説明
する。

第１図は本発明により作製したＧａＡｓ系ショットキバ
リア型ＦＥＴ構造の一例を示す。

化合物半導体基板４には、液体封止引上げ法（ＬＥＣ法
）により作った、不純物をドープしていなイアンドーブ
半絶縁性基板を用いる。ＦＥＴは、この化合物半導体基
板４上に既存のバッファ層２と活性層Ｉとを持った層構
造をしている。既存のバッファ層２と活性層１とは有機
金属気相成長法によりエピタキシャル成長で形成される
。

そして、さらに化合物半導体基板４とバッファ層２との
間に、６０００Ｃより低い温度の有機金囲気を目成長法
で形成した第２のバッファ層３を備えている。

上記化合物半導体基板４を構成する化合物半導体は、可
能性のある組合せであれば何れの系でもよいか、具体的
にはＧａＡｓ、ＩｎＰなどのｍＶ族系またはＺｎＳｅな
どのＩＩ−ＶＩ族系が妥当である。

またＦＥＴの構造はＭＥＳ、ＨＥＭＴまたはＭＩＳ構造
の何れであってもよい。

さて、次に上述した第２のバッファ層３、既存のバッフ
ァ層２、活性層１の各層の成長条件の具体例を示す。

嵌■族原料のＧａと■族原料のＡｓとのモル流量比 第２図に上記条件で作製したエピタキシャル結晶と、上
記条件において第２のバッファ層をなくし既存のバッフ
ァ層を０．５μｍとして作製したエピタキシャル結晶に
ついて、ＣＤ法によりキャリアプロファイルを測定した
結果を示す。

活性層のキャリア濃度に差異は見られないが、活性層と
バッファ層間におけるキャリア濃度の急峻性は、第２の
バッファ層の存在する方が、急峻性か良好となる結果を
得た。これは第２のバッファ層が基板とバッファ層間の
界面におけるキャリアの蓄積やトラップを補償している
ためであると考えられる。

以上述べたように本実施例によれば、６００’Ｃより低
い温度の低温成長により形成した第２のバッファ層３を
、アンドープ半絶縁性の化合物半導体基板４とバッファ
層２との間に介在させるようにしたので、半絶縁性基板
の影響により基板とバッファ層との界面にキャリアの蓄
積や電子トラップの発生が起こり得ても、第２のバッフ
ァ層３が表面熱変成層の発生を抑えるとともに、低いキ
ャリア濃度でのｐ−ｎ補償を行って上記キャリアの蓄積
やトラ・ンブを補償する。したがって、ＦＥＴのゲート
に逆バイアスしてもピンチオフせず、常にソース・ドレ
イン間に電流が流れてしまったり、あるいはＦＥＴのし
きい値電圧が大きく変化してしまったりするということ
がない。

また、本実施例では不純物をドープした基板を用いるの
ではなく、アンドープ半絶縁性基板を用いることによっ
て、上記界面への基板の影響をなくすことができるので
、ドープ不純物が活性層のキャリアを補償してしまうと
いうこともない。

［発明の効果］ 本発明によれば、化合物半導体基板とバッファ層との間
に６００’Ｃより低い温度の気相成長法で形成した第２
のバッファ層を備えたので、基板とバッファ層との界面
が安定し、電気的特性の優れた高品質のＦＥＴを得るこ
とができる。

【図面の簡単な説明】

第１図は本発明によるＦＥＴのエピタキシャル構造の一
実施例を示す断面図、第２図はエピタキシャル層深さに
対するキャリア濃度を従来との比較で説明した特性図、
第３図は従来のＦＥＴのエピタキシャル構造例を示す断
面図、第４図は第２のバッファ層がｐ型である場合の利
点を示すバンドモデルの説明図である。 １は活性層、２は既存のバッファ層、３は第２のバッフ
ァ層、４は化合物半導体基板である。 Ａ！リア濃度（ｃｍ−つ

Claims (3)

【特許請求の範囲】
1. （１）化合物半導体基板上にバッファ層と活性層とをエ
   ピタキシャル成長で形成した層構造を持つ電界効果トラ
   ンジスタにおいて、 上記化合物半導体基板とバッファ層との間に、６００℃
   より低い温度の気相成長法で形成した第２のバッファ層
   を備えていることを特徴とする電界効果トランジスタ。
2. （２）上記化合物半導体基板がアンドープ半絶縁性基板
   であり、これを構成する化合物半導体がＧａＡｓ、Ｉｎ
   ＰまたはＺｎＳｅであることを特徴とする請求項１記載
   の電界効果トランジスタ。
3. （３）上記構造がＭＥＳ、ＨＥＭＴまたはＭＩＳ構造を
   持っていることを特徴とする請求項１または２記載の電
   界効果トランジスタ。