JPH02268026A - 可変遅延時間等化器 - Google Patents
可変遅延時間等化器Info
- Publication number
- JPH02268026A JPH02268026A JP9001089A JP9001089A JPH02268026A JP H02268026 A JPH02268026 A JP H02268026A JP 9001089 A JP9001089 A JP 9001089A JP 9001089 A JP9001089 A JP 9001089A JP H02268026 A JPH02268026 A JP H02268026A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- variable
- delay time
- adjusted
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は遅延時間特性の可変範囲が大きいことが要求さ
れる衛星遅延等化器に使用される可変遅延時間等化器に
関する。
れる衛星遅延等化器に使用される可変遅延時間等化器に
関する。
第２図は従来使用されている可変遅延時間等化器の一例
である。図において、入力端子１がらの入力信号は電力
分岐器２によって第１の信号路（図の下側）と第２の信
号路（図の上側）に分岐される。また、これら第１の信
号路と第２の信号を通過された信号は、電力合成器６に
より合成され、出力端子７から出力される。
である。図において、入力端子１がらの入力信号は電力
分岐器２によって第１の信号路（図の下側）と第２の信
号路（図の上側）に分岐される。また、これら第１の信
号路と第２の信号を通過された信号は、電力合成器６に
より合成され、出力端子７から出力される。
前記第１の信号路には、入力側から順に可変減衰器１６
．高アイソレーション増幅器１５．可変インダクタンス
１４．コンデンサ１３．可変抵抗器１２．高アイソレー
ション増幅器１１．及びコンデンサ８と可変減衰器９と
インダクタンス１゜とで構成した可変振幅等化器を接続
している。
．高アイソレーション増幅器１５．可変インダクタンス
１４．コンデンサ１３．可変抵抗器１２．高アイソレー
ション増幅器１１．及びコンデンサ８と可変減衰器９と
インダクタンス１゜とで構成した可変振幅等化器を接続
している。
また、第２の信号路には、インダクタンス３゜減衰器４
及びコンデンサ５で構成される振幅等化器を接続してい
る。
及びコンデンサ５で構成される振幅等化器を接続してい
る。
この等化層においては、群遅延時間特性のＱは可変抵抗
器１２で、群遅延時間特性の中心周波数は可変コイル１
４のインダクタンスで夫々調整する。また、振幅周波数
特性を平坦にするのは可変減衰器１６と、可変減衰器９
を主体に構成した可変振幅等化器とで夫々調整する。
器１２で、群遅延時間特性の中心周波数は可変コイル１
４のインダクタンスで夫々調整する。また、振幅周波数
特性を平坦にするのは可変減衰器１６と、可変減衰器９
を主体に構成した可変振幅等化器とで夫々調整する。
上述した従来の可変遅延時間等化層においては、群遅延
時間特性のＱと中心周波数は夫々独自にかつ任意に調整
することができる。しかしながら、振幅周波数特性の調
整は、可変減衰器１６と可変減衰器９を主体とした可変
振幅等化器とを交互に調整しなければならず、調整が煩
雑になるという問題がある。
時間特性のＱと中心周波数は夫々独自にかつ任意に調整
することができる。しかしながら、振幅周波数特性の調
整は、可変減衰器１６と可変減衰器９を主体とした可変
振幅等化器とを交互に調整しなければならず、調整が煩
雑になるという問題がある。
また、従来の回路では群遅延時間特性の中心周波数の調
整は可変インダクタンス１４で行っていたが、可変イン
ダクタンスの場合は、機構的に大きいために固定のイン
ダクタンスと比較すると群遅延時間特性のＱが小さくな
るという問題がある。
整は可変インダクタンス１４で行っていたが、可変イン
ダクタンスの場合は、機構的に大きいために固定のイン
ダクタンスと比較すると群遅延時間特性のＱが小さくな
るという問題がある。
本発明は振幅周波数特性の調整を容易に行うと共に、群
遅延時間特性のＱを高くすることができる可変遅延時間
等化器を提供することを目的とする。
遅延時間特性のＱを高くすることができる可変遅延時間
等化器を提供することを目的とする。
本発明の可変遅延時間等化器は、入力信号を２分岐する
電力分岐器と、分岐された第１信号路に入力側から順次
接続した電圧可変減衰器、高アイソレーション増幅器、
固定インダクタンスとバラクタダイオードからなる並列
共振回路、ＰＩＮダイオード、高アイソレーション増幅
器、及び電圧可変振幅等化器と、分岐された第２信号路
に接続した振幅等化器と、前記第１信号路及び第２信号
路の信号を合成する電力合成器とを備えている。
電力分岐器と、分岐された第１信号路に入力側から順次
接続した電圧可変減衰器、高アイソレーション増幅器、
固定インダクタンスとバラクタダイオードからなる並列
共振回路、ＰＩＮダイオード、高アイソレーション増幅
器、及び電圧可変振幅等化器と、分岐された第２信号路
に接続した振幅等化器と、前記第１信号路及び第２信号
路の信号を合成する電力合成器とを備えている。
そして、前記ＰＩＮダイオードは２つの調整端子の電圧
を加算して調整を行うと共に、その一方の調整端子の電
圧で前記バラクタダイオードを調整し、前記電圧可変減
衰器は２つの調整端子の電圧を加算して調整を行うと共
に、その一方の調整端子の電圧で前記電圧可変振幅等化
器を調整するように構成している。
を加算して調整を行うと共に、その一方の調整端子の電
圧で前記バラクタダイオードを調整し、前記電圧可変減
衰器は２つの調整端子の電圧を加算して調整を行うと共
に、その一方の調整端子の電圧で前記電圧可変振幅等化
器を調整するように構成している。
〔作用］
この構成では、群遅延時間特性のＱはＰＩＮダイオード
で調整でき、群遅延時間特性の中心周波数はバラクタダ
イオードで調整でき、振幅周波数特性を平坦にするのを
可変減衰器と電圧可変振幅等化器の適宜調整により調整
できる。
で調整でき、群遅延時間特性の中心周波数はバラクタダ
イオードで調整でき、振幅周波数特性を平坦にするのを
可変減衰器と電圧可変振幅等化器の適宜調整により調整
できる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
図において、入力端子１からの入力信号は電力分岐器２
によって第１の信号路（図の下側）と第２の信号路（図
の上側）に分岐される。また、これら第１の信号路と第
２の信号を通過された信号は、電力合成器６により合成
され、出力端子７から出力される。
によって第１の信号路（図の下側）と第２の信号路（図
の上側）に分岐される。また、これら第１の信号路と第
２の信号を通過された信号は、電力合成器６により合成
され、出力端子７から出力される。
前記第１の信号路には、入力側から順に電圧可変減衰器
１７．高アイソレーション増幅器１５゜コンデンサ１８
．固定インダクタンス１９とバラクタダイオード２０か
らなる一端接地の並列共振回路、インダクタンス２１，
２２． コンデンサ２３〜２５．ＰＩＮダイオード２
６．インダクタンス２７、コンデンサ２８．高アイソレ
ーション増幅器１１．及び電圧可変振幅等化器２９を接
続している。
１７．高アイソレーション増幅器１５゜コンデンサ１８
．固定インダクタンス１９とバラクタダイオード２０か
らなる一端接地の並列共振回路、インダクタンス２１，
２２． コンデンサ２３〜２５．ＰＩＮダイオード２
６．インダクタンス２７、コンデンサ２８．高アイソレ
ーション増幅器１１．及び電圧可変振幅等化器２９を接
続している。
そして、前記ＰＩＮダイオード２６を駆動するため、２
つの調整端子３３．３４が接続された加算回路３０を設
け、同様に電圧可変減衰器１７を駆動するために、２つ
の調整端子３２．３５Ｍ接続された加算回路３１を設け
ている。更に、前記加算回路３０に接続した一方の調整
端子３３は前記バラクタダイオード２０を駆動するよう
に接続し、また前記加算回路３１に接続した一方の調整
端子３５は前記電圧可変振幅等化器２９を駆動するよう
に接続を行っている。
つの調整端子３３．３４が接続された加算回路３０を設
け、同様に電圧可変減衰器１７を駆動するために、２つ
の調整端子３２．３５Ｍ接続された加算回路３１を設け
ている。更に、前記加算回路３０に接続した一方の調整
端子３３は前記バラクタダイオード２０を駆動するよう
に接続し、また前記加算回路３１に接続した一方の調整
端子３５は前記電圧可変振幅等化器２９を駆動するよう
に接続を行っている。
また、前記第２信号路には、インダクタンス３減衰器４
及びコンデンサ５で構成される振幅等化器を接続してい
る。
及びコンデンサ５で構成される振幅等化器を接続してい
る。
この構成によれば、群遅延時間特性のＱはＰＩＮダイオ
ード２６で、群遅延時間特性の中心周波数はバラクタダ
イオード２０のキャパシタンスで夫々調整できる。また
、振幅周波数特性を平坦にするのは、可変減衰器１７と
電圧可変振幅等化器２９とで夫々調整する。
ード２６で、群遅延時間特性の中心周波数はバラクタダ
イオード２０のキャパシタンスで夫々調整できる。また
、振幅周波数特性を平坦にするのは、可変減衰器１７と
電圧可変振幅等化器２９とで夫々調整する。
また、この回路では固定のインダクタンス１９とバラク
タダイオード２０で共振回路を構成しているため、バラ
クタダイオード２０のキャパシタンスを可変した場合に
は、出力端子７から見た群遅延時間特性の中心周波数が
変わり、かつ群遅延時間特性のＱが変化される。しかし
ながら、ここでは２つの調整端子３３．３４の電圧を加
算する加算回路３０を設けてＰＩＮダイオード２６を調
整し、かつその一方の調整端子３３の電圧でバラクタダ
イオード２０を調整しているため、バラクタダイオード
２０で中心周波数を変えた時に群遅延時間特性のＱが変
動するのを防止する。なお、調整端子３４に電圧を印加
すると、群遅延時間特性の中心周波数に影響を与えるこ
となく、群遅延時間特性のＱを調整することが可能とな
る。このとき、固定のインダクタンス１９を使用するこ
とで、高い共振回路のＱが得られる。
タダイオード２０で共振回路を構成しているため、バラ
クタダイオード２０のキャパシタンスを可変した場合に
は、出力端子７から見た群遅延時間特性の中心周波数が
変わり、かつ群遅延時間特性のＱが変化される。しかし
ながら、ここでは２つの調整端子３３．３４の電圧を加
算する加算回路３０を設けてＰＩＮダイオード２６を調
整し、かつその一方の調整端子３３の電圧でバラクタダ
イオード２０を調整しているため、バラクタダイオード
２０で中心周波数を変えた時に群遅延時間特性のＱが変
動するのを防止する。なお、調整端子３４に電圧を印加
すると、群遅延時間特性の中心周波数に影響を与えるこ
となく、群遅延時間特性のＱを調整することが可能とな
る。このとき、固定のインダクタンス１９を使用するこ
とで、高い共振回路のＱが得られる。
更に１、上述の例では、調整端子３２．３５の電圧を加
算する加算器３１を通して可変減衰器１７を調整し、か
つ一方の調整端子３５の電圧で電圧可変振幅等化器２９
を調整しているため、電圧可変振幅等化器２９の調整で
変動した電力を可変減衰器１７によって打ち消すことが
可能となる。したがって、振幅周波数特性を平坦にする
ためには可変減衰器１７と電圧可変振幅等化器２９とを
適宜調整すればよい。
算する加算器３１を通して可変減衰器１７を調整し、か
つ一方の調整端子３５の電圧で電圧可変振幅等化器２９
を調整しているため、電圧可変振幅等化器２９の調整で
変動した電力を可変減衰器１７によって打ち消すことが
可能となる。したがって、振幅周波数特性を平坦にする
ためには可変減衰器１７と電圧可変振幅等化器２９とを
適宜調整すればよい。
〔発明の効果］
以上説明したように本発明は、群遅延時間特性のＱと中
心周波数とは個々に調整でき、また振幅周波数特性の調
整を容易に実現でき、かつ外部から群遅延時間特性と振
幅周波数特性の調整を可能にして、容易に所要の等化特
性を得ることができる効果がある。
心周波数とは個々に調整でき、また振幅周波数特性の調
整を容易に実現でき、かつ外部から群遅延時間特性と振
幅周波数特性の調整を可能にして、容易に所要の等化特
性を得ることができる効果がある。
第１図は本発明の一実施例の回路図、第２図は従来の可
変遅延時間等化層の回路図である。 １・・・入力端子、２・・・電力分岐器、３・・・イン
ダクタンス、４・・・減衰器、５ ＝・・コンデンサ、
６・・・電力合成器、７・・・出力端子、８・・・コン
デンサ、９・・・可変減衰器、１０・・・インダクタン
ス、１１・・・高アイソレーション増幅器、１２・・・
可変抵抗器、１３・・・コンデンサ、１４・・・可変イ
ンダクタンス、１５・・・高アイソレーション増幅器、
１６・・・可変減衰器、１７・・・電圧可変減衰器、１
８・・・コンデンサ、１９・・・固定インダクタンス、
２０・・・バラクタダイオード、２１．２２・・・イン
ダクタンス、２３〜２５・・・コンデンサ、２６・・・
ＰＩＮダイオード、２７・・・インダクタンス、２８・
・・コンデンサ、２９・・・電圧可変振幅等化器、３０
．３１・・・加算器、３２〜３５・・・調整端子。 第２図
変遅延時間等化層の回路図である。 １・・・入力端子、２・・・電力分岐器、３・・・イン
ダクタンス、４・・・減衰器、５ ＝・・コンデンサ、
６・・・電力合成器、７・・・出力端子、８・・・コン
デンサ、９・・・可変減衰器、１０・・・インダクタン
ス、１１・・・高アイソレーション増幅器、１２・・・
可変抵抗器、１３・・・コンデンサ、１４・・・可変イ
ンダクタンス、１５・・・高アイソレーション増幅器、
１６・・・可変減衰器、１７・・・電圧可変減衰器、１
８・・・コンデンサ、１９・・・固定インダクタンス、
２０・・・バラクタダイオード、２１．２２・・・イン
ダクタンス、２３〜２５・・・コンデンサ、２６・・・
ＰＩＮダイオード、２７・・・インダクタンス、２８・
・・コンデンサ、２９・・・電圧可変振幅等化器、３０
．３１・・・加算器、３２〜３５・・・調整端子。 第２図
Claims (1)
- １、入力信号を２分岐する電力分岐器と、分岐された第
１信号路に入力側から順次接続した電圧可変減衰器、高
アイソレーション増幅器、固定インダクタンスとバラク
タダイオードからなる並列共振回路、ＰＩＮダイオード
、高アイソレーション増幅器、及び電圧可変振幅等化器
と、分岐された第２信号路に接続した振幅等化器と、前
記第１信号路及び第２信号路の信号を合成する電力合成
器とを備え、前記ＰＩＮダイオードは２つの調整端子の
電圧を加算して調整を行うと共に、その一方の調整端子
の電圧で前記バラクタダイオードを調整し、前記電圧可
変減衰器は２つの調整端子の電圧を加算して調整を行う
と共に、その一方の調整端子の電圧で前記電圧可変振幅
等化器を調整するように構成したことを特徴とする可変
遅延時間等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001089A JPH0783303B2 (ja) | 1989-04-10 | 1989-04-10 | 可変遅延時間等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001089A JPH0783303B2 (ja) | 1989-04-10 | 1989-04-10 | 可変遅延時間等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02268026A true JPH02268026A (ja) | 1990-11-01 |
| JPH0783303B2 JPH0783303B2 (ja) | 1995-09-06 |
Family
ID=13986693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9001089A Expired - Fee Related JPH0783303B2 (ja) | 1989-04-10 | 1989-04-10 | 可変遅延時間等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783303B2 (ja) |
-
1989
- 1989-04-10 JP JP9001089A patent/JPH0783303B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783303B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506542A (en) | Filter circuit and filter integrated circuit | |
| JPH06268466A (ja) | 連続的変化電子制御位相シフト回路 | |
| US3743957A (en) | Noninductive equalizing network | |
| US3753140A (en) | Equalizing network | |
| JPH02180410A (ja) | 温度補償多周波発振器 | |
| US3980905A (en) | Apparatus and method for tuning a broad bandwidth transducer array | |
| US4087737A (en) | Phase shifting circuit | |
| WO2005081578A1 (en) | First-order loudspeaker crossover network | |
| US4229716A (en) | Amplitude equalizer circuit | |
| JPH02268026A (ja) | 可変遅延時間等化器 | |
| US4490693A (en) | I.F. Delay equalizer for a UHF tv transmitter | |
| JPH0583086A (ja) | マイクロ波信号用のアナログ可変移相器 | |
| US4764938A (en) | Circuit and method for correcting distortion in a digital audio system | |
| US20050110587A1 (en) | Wide range crystal oscillator | |
| US3550027A (en) | Parallel t active filters with adjustable q | |
| US3631270A (en) | Active all-pass network for phase equalizers | |
| CN112350690A (zh) | 基于开关电容和有源容阻上变频的高阶n路带通滤波器 | |
| JPH063862B2 (ja) | アクティブ・フィルタ回路 | |
| JPH0340534B2 (ja) | ||
| US4524337A (en) | Variable amplitude delay equalizer | |
| JPH09130432A (ja) | Ｌａｎ等化器 | |
| JP2829473B2 (ja) | 高周波可変スロープチルト回路 | |
| M'harzi et al. | High-q and high-frequency current-mode bandpass active-filter based on simplified CCCIIs | |
| JP4421273B2 (ja) | 高周波減衰器 | |
| JPS6012815B2 (ja) | 位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |