JPH02257318A - 誤差増幅器 - Google Patents
誤差増幅器Info
- Publication number
- JPH02257318A JPH02257318A JP7986589A JP7986589A JPH02257318A JP H02257318 A JPH02257318 A JP H02257318A JP 7986589 A JP7986589 A JP 7986589A JP 7986589 A JP7986589 A JP 7986589A JP H02257318 A JPH02257318 A JP H02257318A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- error
- input
- power supply
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は直流電力を受は電圧を変換して別の直流電力を
出力する電源回路に関し、特にその電源回路における誤
差増幅器に関する。
出力する電源回路に関し、特にその電源回路における誤
差増幅器に関する。
(従来の技術)
従来電源回路の誤差増幅器には、利得が固定された増幅
器が用いられていた。
器が用いられていた。
(発明が解決しようとする課題)
電源回路における総合利得は誤差増幅器および電力制御
素子の利得によって決まるが、電力制御素子の利得はそ
の入力電圧に依存し、入力・電圧が倍になれば利得も倍
になる。
素子の利得によって決まるが、電力制御素子の利得はそ
の入力電圧に依存し、入力・電圧が倍になれば利得も倍
になる。
入力電圧の許容範囲が広い電源回路においては、この電
力制御素子の利得変化が無視できなくなり、発振等の生
じない安定な電源回路を設計するには、誤差増幅器の利
得を下げなければならない。ところが従来の誤差増幅器
では利得を下げると、電源回路の基本性能である入力変
動特性、および負荷変動特性が悪化する。このように、
従来の誤差増幅器には、利得を下げた場合における電源
回路の入力変動特性および負荷変動特性に関して改善す
べき課題があった。
力制御素子の利得変化が無視できなくなり、発振等の生
じない安定な電源回路を設計するには、誤差増幅器の利
得を下げなければならない。ところが従来の誤差増幅器
では利得を下げると、電源回路の基本性能である入力変
動特性、および負荷変動特性が悪化する。このように、
従来の誤差増幅器には、利得を下げた場合における電源
回路の入力変動特性および負荷変動特性に関して改善す
べき課題があった。
(課題を解決するための手段)
前述の課題を解決するために本発明が提供する手段は、
電源回路の出力電圧を基準電圧と比較し、これら両電圧
の差の電圧を増幅し、誤差電圧に応じた電圧を生成して
誤差電圧として出力する誤差増幅器であって、前記電源
回路の入力電圧に応じて抵抗値が変わる可変抵抗素子を
有し、該可変抵抗素子の抵抗値により前記誤差電圧の増
幅における利得を制御する手段を備えることを特徴とす
る。
電源回路の出力電圧を基準電圧と比較し、これら両電圧
の差の電圧を増幅し、誤差電圧に応じた電圧を生成して
誤差電圧として出力する誤差増幅器であって、前記電源
回路の入力電圧に応じて抵抗値が変わる可変抵抗素子を
有し、該可変抵抗素子の抵抗値により前記誤差電圧の増
幅における利得を制御する手段を備えることを特徴とす
る。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す回路図、第2図はこの
実施例を備える電源回路の例を示すブロック回路図であ
る。第1図の実施例では可変抵抗素子としてトランジス
タ10を用いている。このトランジスタ10はベース抵
抗14を通して電源回路の入力端子1に接続されている
。また増幅器6の出力は分圧抵抗13に接続され、抵抗
11及び抵抗12を通してトランジスタ10により分圧
され、駆動回路4に接続されている。
実施例を備える電源回路の例を示すブロック回路図であ
る。第1図の実施例では可変抵抗素子としてトランジス
タ10を用いている。このトランジスタ10はベース抵
抗14を通して電源回路の入力端子1に接続されている
。また増幅器6の出力は分圧抵抗13に接続され、抵抗
11及び抵抗12を通してトランジスタ10により分圧
され、駆動回路4に接続されている。
第1図実施例において、電源回路の入力電圧v1が標準
値より低い場合を考えてみると、トランジスタ10には
十分なベース電流が供給されないから、そのエミッタ、
コレクタ間の抵抗値は大きく、増幅器6の出力は抵抗1
3と抵抗11にて分圧され、駆動回路4に接続された場
合と同じになる。
値より低い場合を考えてみると、トランジスタ10には
十分なベース電流が供給されないから、そのエミッタ、
コレクタ間の抵抗値は大きく、増幅器6の出力は抵抗1
3と抵抗11にて分圧され、駆動回路4に接続された場
合と同じになる。
次に入力電圧v1が標準値より高い場合においては、ト
ランジスタ10の抵抗値は小さく、増幅器6の出力は抵
抗13と抵抗11及び抵抗12により分圧され、駆動回
路4に接続された場合と同じになる。
ランジスタ10の抵抗値は小さく、増幅器6の出力は抵
抗13と抵抗11及び抵抗12により分圧され、駆動回
路4に接続された場合と同じになる。
この実施例の回路方式において抵抗11〜14の抵抗値
を適切に選ぶことにより、入力電圧V1によらず電源回
路の総合利得をほぼ一定に保つことができる。
を適切に選ぶことにより、入力電圧V1によらず電源回
路の総合利得をほぼ一定に保つことができる。
第3図および第4図は、第1図の実施例を備えた電源回
路の別の例をそれぞれ示すブロック回路図である。
路の別の例をそれぞれ示すブロック回路図である。
(発明の効果)
以上に説明したように、本発明によれば、入力電圧によ
って制御される抵抗素子を備えることにより、電源回路
の総合利得を入力電圧にかかわらず一定に保ち、安定に
して、かつ久方変動特性および負荷変動特性を容易に改
善しうる電源回路を実現できる。
って制御される抵抗素子を備えることにより、電源回路
の総合利得を入力電圧にかかわらず一定に保ち、安定に
して、かつ久方変動特性および負荷変動特性を容易に改
善しうる電源回路を実現できる。
第1図は本発明の一実施例を示す回路図、第2図、第3
図および第4図は第1図の誤差増幅器を備える電源回路
のブロック回路図である。 1・・・電源回路の入力端子、2・・・電源回路の出力
端子、3・・・トランジスタ等の電力制御素子、4・・
・3を駆動する駆動回路、5・・・基準電圧源、6・・
・増幅器、7・・・トランジスタ等の抵抗可変素子、1
゜・・・抵抗可変素子としてのトランジスタ、11〜1
3・・・分圧抵抗、14・・・10のベース抵抗、15
・・・10のベースエミッタ抵抗。 第3図
図および第4図は第1図の誤差増幅器を備える電源回路
のブロック回路図である。 1・・・電源回路の入力端子、2・・・電源回路の出力
端子、3・・・トランジスタ等の電力制御素子、4・・
・3を駆動する駆動回路、5・・・基準電圧源、6・・
・増幅器、7・・・トランジスタ等の抵抗可変素子、1
゜・・・抵抗可変素子としてのトランジスタ、11〜1
3・・・分圧抵抗、14・・・10のベース抵抗、15
・・・10のベースエミッタ抵抗。 第3図
Claims (1)
- 電源回路の出力電圧を基準電圧と比較し、これら両電圧
の差の電圧を増幅し、誤差電圧に応じた電圧を生成して
誤差電圧として出力する誤差増幅器において、前記電源
回路の入力電圧に応じて抵抗値が変わる可変抵抗素子を
有し、該可変抵抗素子の抵抗値により前記誤差電圧の増
幅における利得を制御する手段を備えることを特徴とす
る誤差増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7986589A JPH02257318A (ja) | 1989-03-30 | 1989-03-30 | 誤差増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7986589A JPH02257318A (ja) | 1989-03-30 | 1989-03-30 | 誤差増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02257318A true JPH02257318A (ja) | 1990-10-18 |
Family
ID=13702098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7986589A Pending JPH02257318A (ja) | 1989-03-30 | 1989-03-30 | 誤差増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02257318A (ja) |
-
1989
- 1989-03-30 JP JP7986589A patent/JPH02257318A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4105942A (en) | Differential amplifier circuit having common mode compensation | |
US3990020A (en) | DC linear power amplifier | |
JP3315748B2 (ja) | 増幅回路 | |
JPS59171B2 (ja) | 電子切替回路 | |
JPH0583003B2 (ja) | ||
JP2733962B2 (ja) | 利得制御増幅器 | |
GB2295288A (en) | Wideband constant impedance amplifiers | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
JPH0580843B2 (ja) | ||
JPH02257318A (ja) | 誤差増幅器 | |
JPH0712128B2 (ja) | 増幅器 | |
JPS631768B2 (ja) | ||
JPS58103207A (ja) | 増幅器の電源供給回路 | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP2623954B2 (ja) | 利得可変増幅器 | |
US6369638B2 (en) | Power drive circuit | |
KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
JPH0326435B2 (ja) | ||
EP0028229B1 (en) | A balanced amplifier output stage | |
JPH03154508A (ja) | 増幅器回路 | |
KR970063907A (ko) | 가변 이득 증폭 회로 | |
JPH0537530Y2 (ja) | ||
JP2790733B2 (ja) | 駆動回路 | |
JPH04314206A (ja) | ドライブ回路 | |
JPS59147514A (ja) | 利得可変増幅回路 |