JPH02254698A - Polarity switching type josephson driving circuit - Google Patents
Polarity switching type josephson driving circuitInfo
- Publication number
- JPH02254698A JPH02254698A JP1077186A JP7718689A JPH02254698A JP H02254698 A JPH02254698 A JP H02254698A JP 1077186 A JP1077186 A JP 1077186A JP 7718689 A JP7718689 A JP 7718689A JP H02254698 A JPH02254698 A JP H02254698A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- terminal
- input
- resistor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 210000004027 cell Anatomy 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ジョセフソン素子を用いた超伝導集積回路に
関し、より詳しくは、超伝導記憶集積回路のワード線、
ビット線等に電流を注入し、かつ任意に電流の方向を反
転できる極性切換型ジョセフソン駆動回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a superconducting integrated circuit using a Josephson element, and more specifically, to a word line of a superconducting memory integrated circuit,
The present invention relates to a polarity switching type Josephson drive circuit that can inject a current into a bit line or the like and arbitrarily reverse the direction of the current.
(従来の技術)
第5図に、従来から知られている極性切換型ジョセフソ
ン駆動回路を説明するための等価回路図を示す(昭和6
3年電子情報通信学会春季全国大会)。第5図を用いて
従来の技術の説明を行う。(Prior Art) Fig. 5 shows an equivalent circuit diagram for explaining a conventionally known polarity switching type Josephson drive circuit (Showa 6).
Spring National Conference of the Institute of Electronics, Information and Communication Engineers (3rd year). The conventional technology will be explained using FIG.
第5図に示すように本駆動回路は、4個のジョセフソン
ゲート回路(J、 J2. J3. J4)と3個の抵
抗体(R1゜馬、R3)とメモリセルアレイのワード線
またはビット線からなる被駆動線路より構成される。本
回路において、被駆動線路に時計回り方向に出力電流を
発生させるときは、入力信号I、n1によりジョセフソ
ンゲート回路J□及びJ3が電圧状態にスイッチし、ゲ
ート電流工g1が被駆動線路に流れる。被駆動線路に流
れたゲート電流Ig1は、ジョセフソンゲート回路J4
を通って接地に流れ込む。一方、被駆動線路に反時計回
り方向に出力電流を発生させるときは、入力信号I、n
2によりジョセフソンゲート回路J2およびJ4が電圧
状態にスイッチし、ゲート電流Ig2が被駆動線路に流
れる。被駆動線路に流れたゲート電流工g2は、ジョセ
フソンゲート回路J3を通って接地に流れ込む。As shown in Figure 5, this drive circuit consists of four Josephson gate circuits (J, J2, J3, J4), three resistors (R1, R3), and word lines or bit lines of the memory cell array. It consists of a driven line consisting of. In this circuit, when generating an output current in the clockwise direction on the driven line, the input signals I and n1 switch the Josephson gate circuits J□ and J3 to the voltage state, and the gate current circuit g1 flows. The gate current Ig1 flowing through the driven line is the Josephson gate circuit J4.
flows into the ground through the On the other hand, when generating an output current in the counterclockwise direction on the driven line, the input signals I, n
2 switches Josephson gate circuits J2 and J4 to a voltage state and gate current Ig2 flows to the driven line. The gate current g2 flowing to the driven line flows to ground through the Josephson gate circuit J3.
以上説明した様に、従来の技術により被駆動線路に電流
を注入し、かつ任意に電流の方向を反転できる極性切換
型ジョセフソン駆動回路を実現することができる。As explained above, it is possible to realize a polarity switching type Josephson drive circuit that can inject a current into a driven line and arbitrarily reverse the direction of the current by using conventional techniques.
(発明が解決しようとする課題)
従来の技術においては、被駆動線路に時計回りの方向に
ゲート電流Ig1を注入するためには・、入力信号工、
訃によりジョセフソンゲート回路J1が電圧状態にスイ
ッチし、ゲート電流I、1が抵抗R1を通ってジョセフ
ソンゲート回路J3に流れた後、ジョセフソンゲート回
路J3を電圧状態にスイッチさせる必要がある。同様に
、被駆動線路に反時計回りの方向にゲート電流Ig2を
注入するためには、入力信号l1n2によりジョセフソ
ンゲート回路J2が電圧状態にスイッチし、ゲート電流
Ig2が抵抗−を通ってジョセフソンゲート回路J3に
流れた後、ジョセフソンゲート回路J4が電圧状態にス
イッチする必要がある。(Problem to be Solved by the Invention) In the conventional technology, in order to inject the gate current Ig1 into the driven line in the clockwise direction, input signal engineering,
After the death causes the Josephson gate circuit J1 to switch to the voltage state and the gate current I,1 flows through the resistor R1 to the Josephson gate circuit J3, it is necessary to switch the Josephson gate circuit J3 to the voltage state. Similarly, to inject the gate current Ig2 into the driven line in the counterclockwise direction, the input signal l1n2 switches the Josephson gate circuit J2 to the voltage state, and the gate current Ig2 passes through the Josephson resistor After flowing through gate circuit J3, Josephson gate circuit J4 must switch to a voltage state.
この様に、この駆動回路が動作するためには、ジョセフ
ソンゲート回路J1.J3またはJ2. J4が順番に
2回スイッチする必要があるため、回路を高速に動作さ
せる上で問題点があった。さらに、従来の技術では、ジ
ョセフソン素子と回路として磁気結合型インターフェロ
メタゲートを用いているため、ゲートの面積が大きくな
り微細化が困難であるという問題点があった。In this way, in order for this drive circuit to operate, the Josephson gate circuit J1. J3 or J2. Since J4 had to be switched twice in sequence, there was a problem in operating the circuit at high speed. Further, in the conventional technology, since a magnetically coupled interferometa gate is used as a Josephson element and a circuit, there is a problem in that the area of the gate becomes large and miniaturization is difficult.
本発明の目的は、このような従来の極性切換型ジョセフ
ソン駆動回路の問題点を除去し、回路の微細化と高速動
作が可能な極性切換ジョセフソン駆動回路を提供するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a polarity switching Josephson drive circuit which eliminates the problems of the conventional polarity switching type Josephson drive circuit and allows circuit miniaturization and high-speed operation.
(課題を解決するための手段)
本発明によれば、バイアス供給端子と第1の端子間に接
続された第1のバイアス抵抗と、前記第1の端子と第2
の端子間に接続された第1のジョセフソン素子と、前記
第2の端子と接地間に接続された第2のジョセフソン素
子と、前記第1の端子と接地間に接続された第1の負荷
抵抗と、前記第2の端子と第1の入力端子間に接続され
た第1の入力抵抗と、前記第1の端子と第2の入力端子
間に接続された第2の入力抵抗と、前記バイアス供給端
子と第3の端子間に接続された第2のバイアス抵抗と、
前記第3の端子と第4の端子間に接続された第3のジョ
セフソン素子と、前記第4の端子と接地間に接続された
第4のジョセフソン素子と、前記第3の端子と接地間に
接続された第2の負荷抵抗と、前記第4の端子と前記第
2の入力端子間に接続された第3入力抵抗と、前記第3
の端子と前記第1の入力端子間に接続された第4の入力
抵抗と、前記第2の端子と前記第4の端子間に接続され
た被駆動線路と、前記被駆動線路中に挿入された第3の
負荷抵抗とを備えたことを特徴とする第1の極性切換型
ジョセフソン駆動回路と、前記第1の極性切換型ジョセ
フソン駆動回路において、前記第1の端子と前記第2の
入力抵抗間に挿入された第5のジョセフソン素子と、前
記第2の入力抵抗と前記第5のジョセフソン素子間に一
端が接続され他端が接地された第1の入出力分離抵抗と
、前記第2の端子と前記第1の入力抵抗間に挿入された
第6のジョセフソン素子と、前記第1の入力抵抗と前記
第6のジョセフソン素子間に一端が接続され他端が接地
された第2の入出力分離抵抗と、前記第3の端子と前記
第4の入力抵抗間に挿入された第7のジョセフソン素子
と、前記第4の入力抵抗と前記第7のジョセフソン素子
間に一端が接続され他端が接地された第3の入出力分離
抵抗と、前記第4の端子と前記第3の入力抵抗間に挿入
された第8のジョセフソン素子と、前記第3の入力抵抗
と前記第8のジョセフソン素子間に一端が接続され他端
が接地された第4の入出力分離抵抗とを備えたことを特
徴とする第2の極性切換型ジョセフソン駆動回路と前記
第1及び第2の極性切換型ジョセフソン駆動回路におい
て、前記第2のジョセフソン素子、前記第4のジョセフ
ソン素子、前記第6のジョセフソン素子、前記第8のジ
ョセフソン素子のかわりに、直列接続された複数個のジ
ョセフソン素子をそれぞれ備えたことを特徴とする第3
の極性切換型ジョセフソン駆動回路とが得られる。(Means for Solving the Problems) According to the present invention, a first bias resistor connected between a bias supply terminal and a first terminal;
a first Josephson element connected between the terminals of the first Josephson element, a second Josephson element connected between the second terminal and ground, and a first Josephson element connected between the first terminal and ground. a load resistance, a first input resistance connected between the second terminal and the first input terminal, and a second input resistance connected between the first terminal and the second input terminal; a second bias resistor connected between the bias supply terminal and a third terminal;
a third Josephson element connected between the third terminal and the fourth terminal; a fourth Josephson element connected between the fourth terminal and ground; and the third Josephson element and ground. a second load resistor connected between the fourth terminal and the second input terminal; a third input resistor connected between the fourth terminal and the second input terminal;
a fourth input resistor connected between the terminal of the input terminal and the first input terminal; a driven line connected between the second terminal and the fourth terminal; and a fourth input resistor inserted into the driven line. a first polarity switching type Josephson drive circuit, characterized in that the first polarity switching type Josephson drive circuit is characterized in that the first terminal and the second polarity switching type Josephson drive circuit are provided with a third load resistance; a fifth Josephson element inserted between the input resistors; a first input/output separation resistor with one end connected between the second input resistor and the fifth Josephson element and the other end grounded; a sixth Josephson element inserted between the second terminal and the first input resistor, one end of which is connected between the first input resistor and the sixth Josephson element, and the other end of which is grounded; a second input/output isolation resistor; a seventh Josephson element inserted between the third terminal and the fourth input resistor; and a seventh Josephson element inserted between the fourth input resistor and the seventh Josephson element. a third input/output isolation resistor having one end connected to the terminal and the other end grounded; an eighth Josephson element inserted between the fourth terminal and the third input resistor; A second polarity-switchable Josephson drive circuit comprising a resistor and a fourth input/output separation resistor having one end connected between the eighth Josephson element and the other end grounded; In the first and second polarity switching type Josephson drive circuits, in place of the second Josephson element, the fourth Josephson element, the sixth Josephson element, and the eighth Josephson element, A third device characterized in that each of the plurality of connected Josephson elements is provided.
A polarity switching type Josephson drive circuit is obtained.
(実施例)
第1図は、請求項1の発明の詳細な説明するための等価
回路図である。(Example) FIG. 1 is an equivalent circuit diagram for explaining in detail the invention of claim 1.
第1の実施例は、ジョセフソン素子(J1+ J21
J3J J4)とバイアス抵抗(”81’ RB□)と
入力抵抗(R,1,R,□T ”131R14)と負荷
抵抗(RLl’ RL2’ RL3)と記憶セルアレイ
からなる被駆動線路とから構成される。The first embodiment is a Josephson element (J1+J21
J3J J4), a bias resistor ("81' RB□), an input resistor (R,1,R,□T"131R14), a load resistor (RLl'RL2' RL3), and a driven line consisting of a memory cell array. Ru.
第1の実施例の極性切換型ジョセフソン駆動回路の動作
原理は以下の如くである。The operating principle of the polarity switching type Josephson drive circuit of the first embodiment is as follows.
バイアス供給端子Bからバイアス電流がバイアス抵抗R
B1を通してジョセフソン素子J1とJ2に、バイアス
抵抗−2を通してジョセフソン素子J3とJ4に供給さ
れた状態で、入力端子Inuから入力信号が入力される
とジョセフソン素子J2及びJ3が電圧状態にスイッチ
し、バイアス抵抗RB1を通して流れていたバイアス電
流の大部分は、記憶セルア1/イからなる被駆動線路に
流入する。一方バイアス抵抗R132を通して流れてい
たバイアス電流の大部分は、負荷抵抗RL2を通して接
地に流れる。従って、被駆動線路に流入したバイアス電
流が負荷抵抗%”通してジョセフソン素子Jに流入して
も、ジョセフソン素子Jはすでにバイアスされていない
状態であるため電圧状態にスイッチせず、ジョセフソン
素子J4に流入した電流は接地に流れる。以上の動作に
より、記憶セルからなる被駆動線路に時計回りの方向に
駆動電流を注入することができる。同様に、入力端子I
n2から入力信号が入力されるとジョセフソン素子J1
及びJ4が電圧状態にスイッチし、被駆動線路に反時計
回りの方向に駆動電流を注入することができる。Bias current flows from bias supply terminal B to bias resistor R
When an input signal is input from the input terminal Inu, the Josephson elements J2 and J3 switch to a voltage state while being supplied to the Josephson elements J1 and J2 through B1 and to the Josephson elements J3 and J4 through the bias resistor -2. However, most of the bias current flowing through the bias resistor RB1 flows into the driven line consisting of the memory cells A1/A. On the other hand, most of the bias current flowing through the bias resistor R132 flows to ground through the load resistor RL2. Therefore, even if the bias current flowing into the driven line flows into the Josephson element J through the load resistance, the Josephson element J is already in an unbiased state, so it does not switch to the voltage state, and the Josephson The current flowing into element J4 flows to ground. Through the above operation, driving current can be injected clockwise into the driven line consisting of memory cells. Similarly, input terminal I
When an input signal is input from n2, Josephson element J1
and J4 can be switched to a voltage state to inject drive current into the driven line in a counterclockwise direction.
ここで、ジョセフソン接合J1. J2. J3. J
4(7)超伝導臨界電流値を11. I2. I3.
I4とすると以下の条件を満足する必要がある。Here, Josephson junction J1. J2. J3. J
4(7) Superconducting critical current value 11. I2. I3.
If I4 is used, the following conditions must be satisfied.
11: I3. I2: I4.11≧I2以上説明し
た様に、本実施例の回路は、ジョセフソン素子J2とJ
3又はJlとJ4が同時に1回のスイッチで動作するた
め、高速動作が可能である。さらに、従来の技術で用い
られた磁気結合型インターフェロメタ、からなるゲート
の機能を1個のジョセフソン素子で行うため回路の微細
化が可能である。11: I3. I2: I4.11≧I2 As explained above, the circuit of this example has Josephson elements J2 and J
3 or Jl and J4 operate simultaneously with one switch, high-speed operation is possible. Furthermore, since one Josephson element performs the function of a gate consisting of a magnetically coupled interferometer used in the conventional technology, it is possible to miniaturize the circuit.
第2図は請求項2の発明の詳細な説明するための等価回
路図である。FIG. 2 is an equivalent circuit diagram for explaining in detail the invention of claim 2.
第2の実施例は、ジョセフソン素子(Jll J21
J3+ J4yJ5. J6. J7. J8)とバイ
アス抵抗(煽7、l RB2)と入力抵抗(馬0.殉2
’ R13) RT4)と負荷抵抗(RLll RL2
1 RL3)と入出力分離抵抗(Rdi) Rd2’
Rd3T Rd4)と記憶セルアレイからなる被駆動線
路とから構成される装
第2の実施例の極性切換型ジョセフソン駆動回路の動作
原理は以下の如くである。The second embodiment is a Josephson device (Jll J21
J3+ J4yJ5. J6. J7. J8), bias resistance (fan 7, l RB2) and input resistance (horse 0. martyr 2)
'R13) RT4) and load resistance (RLll RL2)
1 RL3) and input/output separation resistor (Rdi) Rd2'
The operating principle of the polarity switching type Josephson drive circuit of the second embodiment, which is composed of Rd3T Rd4) and a driven line consisting of a memory cell array, is as follows.
バイアス供給端子Bからバイアス電流がバイアス抵抗R
Blを通してジョセフソン素子J1とJ2に、バイアス
抵抗RB2を通してジョセフソン素子J3とJ4に供給
された状態で、入力端子In1から入力信号が入力され
るとジョセフソン素子J2とJ3とJ5とJ6とJ7が
電圧状態にスイッチし、バイアス抵抗RB□を通して流
れていたバイアス電流の大部分は記憶セルアレイからな
る被駆動線路に流入する。一方、バイアス抵抗R8□を
通して流れていたバイアス電流の大部分は、負荷抵抗R
L□を通して接地に流れる。従って、被駆動線路に流入
したバイアス電流が負荷抵抗”R3を通してジョセフソ
ン素子Jに流入しても、ジョセフソン素子Jはすでにバ
イアスされていない状態であるため電圧状態にスイッチ
せず、ジョセフソン素子Jに流入した電流は接地に流れ
る。一方、入力端子Iから入力された入力信号は、ジョ
セフソン素子J6及びJ7が電圧状態にスイッチした後
、それぞれ入出力分離抵抗RdiおよびRd4を通って
接地に流れる。従って入力信号は、完全に出力信号と分
離することができる。Bias current flows from bias supply terminal B to bias resistor R
When an input signal is input from input terminal In1 with the input signal being supplied to Josephson elements J1 and J2 through Bl and to Josephson elements J3 and J4 through bias resistor RB2, Josephson elements J2, J3, J5, J6, and J7 switches to a voltage state, and most of the bias current flowing through the bias resistor RB□ flows into the driven line consisting of the storage cell array. On the other hand, most of the bias current flowing through the bias resistor R8□ is
Flows to ground through L□. Therefore, even if the bias current flowing into the driven line flows into the Josephson element J through the load resistor R3, the Josephson element J is already in an unbiased state, so it does not switch to the voltage state, and the Josephson element The current flowing into J flows to ground. On the other hand, the input signal input from input terminal I is connected to ground through input/output isolation resistors Rdi and Rd4, respectively, after Josephson elements J6 and J7 switch to the voltage state. Therefore, the input signal can be completely separated from the output signal.
以上の動作により、入出力分離がはかられた状態で、記
憶セルからなる被駆動線路に時計回りの方向に駆動電流
を注入することができる。同様に、入力端子In2から
入力信号が入力されるとジョセフソン素子J1とJ4と
J5とJ7とJ8が電圧状態にスイッチし、入出力分離
がはかられた状態で被駆動線路に反時計回りの方向に駆
動電流を注入することができる。With the above operation, a drive current can be injected clockwise into the driven line made up of memory cells with input and output separated. Similarly, when an input signal is input from the input terminal In2, the Josephson elements J1, J4, J5, J7, and J8 switch to the voltage state, and the counterclockwise direction is applied to the driven line with the input and output separated. A driving current can be injected in the direction of .
ここで、第1の実施例と同様にジョセフソン接合J1.
J2.J3.J4の超伝導臨界電流値をI7.I2.I
3.I4とすると以下の条件を満足する必要がある。Here, as in the first embodiment, Josephson junction J1.
J2. J3. The superconducting critical current value of J4 is I7. I2. I
3. If I4 is used, the following conditions must be satisfied.
I、 = I3. I2: I4.11≧I2以上説明
した様に、本第2の実施例により第1の実施例と同様の
効果を有し、かつ入出力分離機能を有する極性切換型ジ
ョセフソン駆動回路を実現することができる。I, = I3. I2: I4.11≧I2 As explained above, the second embodiment realizes a polarity switching type Josephson drive circuit that has the same effect as the first embodiment and also has an input/output separation function. be able to.
第3図は請求項3の発明の詳細な説明するための等価回
路図である。FIG. 3 is an equivalent circuit diagram for explaining in detail the invention of claim 3.
第3の実施例は、ジョセフソン素子(Jll J21t
J2□。The third embodiment is a Josephson element (Jll J21t
J2□.
J31 J41) J4゜)とバイアス抵抗(RBl、
RB2)と入力抵抗(R11+R1□、鴇3.鴇。)と
負荷抵抗(RLl l RL21 RL3)と記憶セル
アレイからなる被駆動線路とから構成される。J31 J41) J4゜) and bias resistor (RBl,
RB2), an input resistor (R11+R1□, 锇3.锇.), a load resistor (RLl RL21 RL3), and a driven line consisting of a memory cell array.
第3の実施例は、第1の実施例において、ジョセフソン
素子J2及びJ4をそれぞれ2個直列接続されたジョセ
フソン素子J2□とJ2□及びJ41とJ4□に置き換
えた回路と同じである。回路の動作原理は、第1の実施
例と同様である。回路の動作時間は、記憶セルアレイか
らなる被駆動線路のインダクタンスをL1駆動電圧をV
、駆動電流(出力電流)をiとすると、Li/Vで評価
することができる。駆動電圧Vは、ジョセフソン素子が
電圧状態にスイッチしたときの発生電圧で決定される。The third embodiment is the same as the first embodiment except that the Josephson elements J2 and J4 are replaced with two series-connected Josephson elements J2□ and J2□ and J41 and J4□. The operating principle of the circuit is similar to that of the first embodiment. The operating time of the circuit is determined by changing the inductance of the driven line consisting of the memory cell array to
, where the drive current (output current) is i, it can be evaluated as Li/V. The drive voltage V is determined by the voltage generated when the Josephson element switches to a voltage state.
従って、本実施例では、ジョセフソン素子を2個直列に
接続することで第1の実施例に比して2倍の駆動電圧を
発生し、動作時間の短縮化が可能となる。Therefore, in this embodiment, by connecting two Josephson elements in series, it is possible to generate twice as much driving voltage as in the first embodiment, thereby shortening the operating time.
本実施例においてはジョセフソン素子を2個直列に接続
したが、3個あるいはそれ以上直列接続したジョセフソ
ン素子を用いることにより、さらに駆動電圧を高め高速
動作が可能となる。In this embodiment, two Josephson elements are connected in series, but by using three or more Josephson elements connected in series, the drive voltage can be further increased and high-speed operation can be achieved.
以上説明したように、本第3の実施例により第1の実施
例と同様の効果を有し、かつさらに高速動作が可能な極
性切換型ジョセフソン駆動回路を実現することができる
。As explained above, according to the third embodiment, it is possible to realize a polarity switching type Josephson drive circuit which has the same effects as the first embodiment and can operate at higher speed.
第4図は請求項3の発明の詳細な説明するための等価回
路図である。FIG. 4 is an equivalent circuit diagram for explaining in detail the invention of claim 3.
第4の実施例は、ジョセフソン素子(Jl) J211
J221J3.J4□、J4□t J51 J611
J6□、J7.J80.J8□)とバイアス抵抗(R
131) RB2)と入力抵抗(R11,RI2.R1
3,RI4)と負荷抵抗(RLit RL21 RL3
)と入力分離抵抗(Rdll Rd21 Rd31 R
d4)と記憶セルアレイからなる被駆動線路とから構成
される。The fourth embodiment is a Josephson element (Jl) J211
J221J3. J4□, J4□t J51 J611
J6□, J7. J80. J8□) and bias resistor (R
131) RB2) and input resistance (R11, RI2.R1
3, RI4) and load resistance (RLit RL21 RL3
) and input isolation resistor (Rdll Rd21 Rd31 R
d4) and a driven line consisting of a memory cell array.
第4の実施例は、第2の実施例において、ジョセフソン
素子J2及びJ4とJ6とJ8をそれぞれ2個直列接続
されたジョセフソン素子(J211 J2□)と(J4
、とJ4□)と(J6□、J6□)と(J81とJ8□
)に置き換えた回路と同じである。回路の動作原理は、
第2の実施例と同様である。The fourth embodiment is a combination of Josephson elements (J211 J2□) and (J4
, and J4□) and (J6□, J6□) and (J81 and J8□
) is the same as the circuit replaced with The working principle of the circuit is
This is similar to the second embodiment.
本実施例では、ジョセフソン素子を2個直列に接続する
ことで第2の実施例に比して2倍の駆動電圧を発生し、
前記第3の実施例の項で記述した理由により動作時間の
短縮化が可能となる。In this embodiment, by connecting two Josephson elements in series, twice the driving voltage as in the second embodiment is generated.
For the reasons described in the third embodiment, the operating time can be shortened.
本実施例においては第3の実施例と同様にジョセフソン
素子を2個直列に接続したが、3個あるいはそれ以上直
列接続したジョセフソン素子を用いることにより、さら
に駆動電圧を高め高速動作が可能となる。In this example, two Josephson elements are connected in series as in the third example, but by using three or more Josephson elements connected in series, the driving voltage can be further increased and high-speed operation can be achieved. becomes.
以上説明したように、水弟4の実施例により第2の実施
例と同様の効果を有し、かつさらに高速動作が可能な極
性切換型ジョセフソン駆動回路を実現することができる
。As described above, the embodiment of Suihiro 4 can realize a polarity switching type Josephson drive circuit which has the same effects as the second embodiment and can operate at higher speed.
(発明の効果)
以上説明したように本発明により、回路の微細化と高速
動作が可能な極性切換型ジョセフソン駆動回路を実現で
きる。(Effects of the Invention) As described above, according to the present invention, it is possible to realize a polarity switching type Josephson drive circuit that is capable of miniaturizing the circuit and operating at high speed.
第1図は、請求項1の発明による極性切換型ジョセフソ
ン駆動回路の実施例を説明するための等価回路図である
。第2図は、請求項2の発明による極性切換型ジョセフ
ソン駆動回路の実施例を説明するための等価回路図であ
る。第3図は、請求項3の発明による極性切換型ジョセ
フソン駆動回路の実施例を説明するための等価回路図で
ある。第4図は、請求項3の発明による極性切換型ジョ
セフソン駆動回路の実施例を説明するための等価回路図
である。第5図は、従来の極性切換をジョセフソン駆動
回路を説明するための等価回路図である。
第1図から第4図において、Jl) J2.J31 J
4J J5T J61 J7TJ8.J2□、J2□l
J411 J4゜l J611 J6□l J811
J8゜・・・ジョセフソン素子、RLll ”L21
RL3・・・負荷抵抗、RIll”I□l R131
RI4・、1入力抵抗、Rd□+ Rd22 Rd3T
Rd4・・・入出力分離抵抗。
第5図において、Jl、J2.J3.J4・・・ジョセ
フソンゲート回路、R1,R2,R3・・・負荷抵抗。FIG. 1 is an equivalent circuit diagram for explaining an embodiment of a polarity switching type Josephson drive circuit according to the first aspect of the invention. FIG. 2 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the second aspect of the invention. FIG. 3 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the third aspect of the invention. FIG. 4 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the third aspect of the invention. FIG. 5 is an equivalent circuit diagram for explaining a conventional polarity switching Josephson drive circuit. In FIGS. 1 to 4, Jl) J2. J31 J
4J J5T J61 J7TJ8. J2□, J2□l
J411 J4゜l J611 J6□l J811
J8゜...Josephson element, RLll "L21
RL3...Load resistance, RIll"I□l R131
RI4・, 1 input resistance, Rd□+ Rd22 Rd3T
Rd4...Input/output separation resistor. In FIG. 5, Jl, J2. J3. J4...Josephson gate circuit, R1, R2, R3...Load resistance.
Claims (1)
のバイアス抵抗と、前記第1の端子と第2の端子間に接
続された第1のジョセフソン素子と、前記第2の端子と
接地間に接続された第2のジョセフソン素子と、前記第
1の端子と接地間に接続された第1の負荷抵抗と、前記
第2の端子と第1の入力端子間に接続された第1の入力
抵抗と、前記第1の端子と第2の入力端子間に接続され
た第2の入力抵抗と、前記バイアス供給端子と第3の端
子間に接続された第2のバイアス抵抗と、前記第3の端
子と第4の端子間に接続された第3のジョセフソン素子
と、前記第4の端子と接地間に接続された第4のジョセ
フソン素子と、前記第3の端子と接地間に接続された第
2の負荷抵抗と、前記第4の端子と前記第2の入力端子
間に接続された第3の入力抵抗と、前記第3の端子と前
記第1の入力端子間に接続された第4の入力抵抗と、前
記第2の端子と前記第4の端子間に接続された被駆動線
路と、前記被駆動線路中に挿入された第3の負荷抵抗と
を備えたことを特徴とする極性切換型ジョセフソン駆動
回路。 2、請求項1の極性切換型ジョセフソン駆動回路におい
て、前記第1の端子と前記第2の入力抵抗間に挿入され
た第5のジョセフソン素子と、前記第2の入力抵抗と前
記第5のジョセフソン素子間に一端が接続され他端が接
地された第1の入出力分離抵抗と、前記第2の端子と前
記第1の入力抵抗間に挿入された第6のジョセフソン素
子と、前記第1の入力抵抗と前記第6のジョセフソン素
子間に一端が接続され他端が接地された第2の入出力分
離抵抗と、前記第3の端子と前記第4の入力抵抗間に挿
入された第7のジョセフソン素子と、前記第4の入力抵
抗と前記第7のジョセフソン素子間に一端が接続され他
端が接地された第3の入出力分離抵抗と、前記第4の端
子と前記第3の入力抵抗間に挿入された第8のジョセフ
ソン素子と、前記第3の入力抵抗と前記第8のジョセフ
ソン素子間に一端が接続され他端が接地された第4の入
出力分離抵抗とを備えたことを特徴とする極性切換型ジ
ョセフソン駆動回路。 3、請求項1または請求項2の極性切換型ジョセフソン
駆動回路において、前記第2のジョセフソン素子、前記
第4のジョセフソン素子、前記第6のジョセフソン素子
、前記第8のジョセフソン素子のかわりに、直列接続さ
れた複数個のジョセフソン素子をそれぞれ備えたことを
特徴とする極性切換型ジョセフソン駆動回路。[Claims] 1. A first terminal connected between a bias supply terminal and a first terminal.
a bias resistor; a first Josephson element connected between the first terminal and the second terminal; a second Josephson element connected between the second terminal and ground; a first load resistor connected between the first terminal and ground; a first input resistor connected between the second terminal and the first input terminal; and a first input resistor connected between the first terminal and the second input terminal. a second input resistor connected between the terminals; a second bias resistor connected between the bias supply terminal and the third terminal; and a second input resistor connected between the third terminal and the fourth terminal. a fourth Josephson element connected between the fourth terminal and ground, a second load resistor connected between the third terminal and ground, and a fourth Josephson element connected between the third terminal and ground; a third input resistor connected between the terminal and the second input terminal; a fourth input resistor connected between the third terminal and the first input terminal; A polarity switching type Josephson drive circuit comprising: a driven line connected between the fourth terminals; and a third load resistor inserted into the driven line. 2. The polarity switching type Josephson drive circuit according to claim 1, wherein a fifth Josephson element is inserted between the first terminal and the second input resistor, and the second input resistor and the fifth a first input/output isolation resistor with one end connected between the Josephson elements and the other end grounded; a sixth Josephson element inserted between the second terminal and the first input resistor; a second input/output isolation resistor having one end connected between the first input resistor and the sixth Josephson element and the other end grounded; and a second input/output isolation resistor inserted between the third terminal and the fourth input resistor. a seventh Josephson element, a third input/output isolation resistor having one end connected between the fourth input resistor and the seventh Josephson element and the other end grounded; and the fourth terminal. and an eighth Josephson element inserted between the third input resistor and the eighth Josephson element, and a fourth input whose one end is connected between the third input resistor and the eighth Josephson element and whose other end is grounded. A polarity switching type Josephson drive circuit characterized by comprising an output separation resistor. 3. In the polarity switching type Josephson drive circuit according to claim 1 or 2, the second Josephson element, the fourth Josephson element, the sixth Josephson element, and the eighth Josephson element Instead, a polarity-switchable Josephson drive circuit is characterized in that it each includes a plurality of Josephson elements connected in series.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1077186A JP2775824B2 (en) | 1989-03-28 | 1989-03-28 | Josephson drive circuit with polarity switching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1077186A JP2775824B2 (en) | 1989-03-28 | 1989-03-28 | Josephson drive circuit with polarity switching |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02254698A true JPH02254698A (en) | 1990-10-15 |
JP2775824B2 JP2775824B2 (en) | 1998-07-16 |
Family
ID=13626785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1077186A Expired - Lifetime JP2775824B2 (en) | 1989-03-28 | 1989-03-28 | Josephson drive circuit with polarity switching |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2775824B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04178013A (en) * | 1990-11-13 | 1992-06-25 | Nec Corp | Polarity changeover time josephson driving circuit |
-
1989
- 1989-03-28 JP JP1077186A patent/JP2775824B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04178013A (en) * | 1990-11-13 | 1992-06-25 | Nec Corp | Polarity changeover time josephson driving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2775824B2 (en) | 1998-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4371796A (en) | Josephson logic gate device | |
US6865639B2 (en) | Scalable self-routing superconductor switch | |
Goldstein et al. | Digital logic using molecular electronics | |
JPH0226886B2 (en) | ||
JP2001155486A (en) | Semiconductor static memory | |
US5233244A (en) | Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate | |
US3636376A (en) | Logic network with a low-power shift register | |
US5295093A (en) | Polarity-convertible Josephson driver circuit | |
JPH02254698A (en) | Polarity switching type josephson driving circuit | |
JP2550198B2 (en) | DC power supply Josephson integrated circuit | |
EP0074604B1 (en) | Circuit utilizing josephson effect | |
US4506172A (en) | Decoder circuit utilizing josephson devices | |
JP2924398B2 (en) | Josephson polarity switching type drive circuit | |
JP2765326B2 (en) | Josephson polarity switching type drive circuit | |
JP7000370B2 (en) | Magnetic storage device | |
JP2000261307A (en) | Superconducting nor circuit | |
JPH03172020A (en) | Semiconductor integrated circuit | |
JP2861229B2 (en) | Josephson drive circuit with polarity switching | |
JPS6376614A (en) | Josephson driver circuit | |
JPH0824258B2 (en) | Superconducting logic circuit element | |
JP2778245B2 (en) | Josephson drive circuit with polarity switching | |
JPS61206316A (en) | Josephson drive circuit | |
JPH0334155B2 (en) | ||
JPS6386617A (en) | Polarity switching type josephson driver circuit | |
Carneiro et al. | High performance cell for solving real time field problems using the resistive grid method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |