JP2775824B2 - Josephson drive circuit with polarity switching - Google Patents

Josephson drive circuit with polarity switching

Info

Publication number
JP2775824B2
JP2775824B2 JP1077186A JP7718689A JP2775824B2 JP 2775824 B2 JP2775824 B2 JP 2775824B2 JP 1077186 A JP1077186 A JP 1077186A JP 7718689 A JP7718689 A JP 7718689A JP 2775824 B2 JP2775824 B2 JP 2775824B2
Authority
JP
Japan
Prior art keywords
josephson
terminal
input
resistor
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1077186A
Other languages
Japanese (ja)
Other versions
JPH02254698A (en
Inventor
秀一 永沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1077186A priority Critical patent/JP2775824B2/en
Publication of JPH02254698A publication Critical patent/JPH02254698A/en
Application granted granted Critical
Publication of JP2775824B2 publication Critical patent/JP2775824B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ジョセフソン素子を用いた超伝導集積回路
に関し、より詳しくは、超伝導記憶集積回路のワード
線、ビット線等に電流を注入し、かつ任意に電流の方向
を反転できる極性切換型ジョセフソン駆動回路に関す
る。
Description: FIELD OF THE INVENTION The present invention relates to a superconducting integrated circuit using a Josephson element, and more specifically, to inject current into a word line, a bit line, etc. of a superconducting memory integrated circuit. The present invention relates to a polarity switching type Josephson drive circuit capable of arbitrarily reversing the direction of current.

(従来の技術) 第5図に、従来から知られている極性切換型ジョセフ
ソン駆動回路を説明するための等価回路図を示す(昭和
63年電子情報通信学会春季全国大会)。第5図を用いて
従来の技術の説明を行う。
(Prior Art) FIG. 5 shows an equivalent circuit diagram for describing a conventionally known polarity switching type Josephson drive circuit (Showa 1).
(IEICE Spring National Convention 1988). A conventional technique will be described with reference to FIG.

第5図に示すように本駆動回路は、4個のジョセフソ
ンゲート回路(J1,J2,J3,J4)と3個の抵抗体(R1,R2,R
3)とメモリセルアレイのワード線またはビット線から
なる被駆動線路より構成される。本回路において、被駆
動線路に時計回り方向に出力電流を発生させるときは、
入力信号Iin1によりジョセフソンゲート回路J1及びJ3
電圧状態にスイッチし、ゲート電流Ig1が被駆動線路に
流れる。被駆動線路に流れたゲート電流Ig1は、ジョセ
フソンゲート回路J4を通って接地に流れ込む。一方、被
駆動線路に反時計回り方向に出力電流を発生させるとき
は、入力信号Iin2によりジョセフソンゲート回路J2およ
びJ4が電圧状態にスイッチし、ゲート電流Ig2が被駆動
線路に流れる。被駆動線路に流れたゲート電流Ig2は、
ジョセフソンゲート回路J3を通って接地に流れ込む。
As shown in FIG. 5, this drive circuit includes four Josephson gate circuits (J 1 , J 2 , J 3 , J 4 ) and three resistors (R 1 , R 2 , R 4 ).
3 ) and a driven line composed of a word line or a bit line of a memory cell array. In this circuit, when generating an output current in the driven line clockwise,
The input signal I in 1 switches the Josephson gate circuits J 1 and J 3 to a voltage state, and the gate current I g 1 flows through the driven line. Gate current I g 1 flowing to the driven line flows into the ground through the Josephson gate circuit J 4. On the other hand, when an output current is generated in the driven line in the counterclockwise direction, the Josephson gate circuits J 2 and J 4 are switched to a voltage state by the input signal I in 2, and the gate current Ig 2 is changed to the driven line. Flows to The gate current I g 2 flowing in the driven line is
It flows into the ground through the Josephson gate circuit J 3.

以上説明した様に、従来の技術により被駆動線路に電
流を注入し、かつ任意に電流の方向を反転できる極性切
換型ジョセフソン駆動回路を実現することができる。
As described above, it is possible to realize a polarity switching type Josephson drive circuit that can inject a current into a driven line and arbitrarily invert the direction of the current by the conventional technique.

(発明が解決しようとする課題) 従来の技術においては、被駆動線路に時計回りの方向
にゲート電流Ig1を注入するためには、入力信号Iin1に
よりジョセフソンゲート回路J1が電圧状態にスイッチ
し、ゲート電流Ig1が抵抗R1を通ってジョセフソンゲー
ト回路J3に流れた後、ジョセフソンゲート回路J3を電圧
状態にスイッチさせる必要がある。同様に、被駆動線路
に反時計回りの方向にゲート電流Ig2を注入するために
は、入力信号Iin2によりジョセフソンゲート回路J2が電
圧状態にスイッチし、ゲート電流Ig2が抵抗R2を通って
ジョセフソンゲート回路J3に流れた後、ジョセフソンゲ
ート回路J4が電圧状態にスイッチする必要がある。
(Problems to be Solved invention) In the conventional art, in order to inject the gate current I g 1 in the clockwise direction to the driven line by input signal I in 1 Josephson gate circuit J 1 voltage switched to a state, after the gate current I g 1 flows through the Josephson gate circuit J 3 through the resistor R 1, it is necessary to switch the Josephson gate circuit J 3 to the voltage state. Similarly, in order to inject the gate current Ig 2 in the counterclockwise direction into the driven line, the input signal I in 2 switches the Josephson gate circuit J 2 to the voltage state, and the gate current Ig 2 after flowing in the Josephson gate circuit J 3 through the resistor R 2, it is necessary to Josephson gate circuit J 4 is switched to the voltage state.

この様に、この駆動回路が動作するためには、ジョセ
フソンゲート回路J1,J3またはJ2,J4が順番に2回スイッ
チする必要があるため、回路を高速に動作させる上で問
題点があった。さらに、従来の技術では、ジョセフソン
ゲーと回路として磁気結合型インターフェロメタゲート
を用いているため、ゲートの面積が大きくなり微細化が
困難であるという問題点があった。
Thus, in order for this drive circuit to operate, the Josephson gate circuit J 1 , J 3 or J 2 , J 4 needs to be switched twice in sequence, which is a problem in operating the circuit at high speed. There was a point. Furthermore, in the prior art, since the magnetic coupling type interferometer gate is used as the Josephson gate and the circuit, there is a problem that the gate area becomes large and miniaturization is difficult.

本発明の目的は、このような従来の極性切換型ジョセ
フソン駆動回路の問題点を除去し、回路の微細化と高速
動作が可能な極性切換ジョセフソン駆動回路を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate such a problem of the conventional polarity switching type Josephson driving circuit and to provide a polarity switching Josephson driving circuit capable of miniaturizing the circuit and operating at high speed.

(課題を解決するための手段) 本発明によれば、バイアス供給端子と第1の端子間に
接続された第1のバイアス抵抗と、前記第1の端子と第
2の端子間に接続された第1のジョセフソン素子と、前
記第2の端子と接地間に接続された第2のジョセフソン
素子と、前記第1の端子と接地間に接続された第1の負
荷抵抗と、前記第2の端子と第1の入力端子間に接続さ
れた第1の入力抵抗と、前記第1の端子と第2の入力端
子間に接続された第2の入力抵抗と、前記バイアス供給
端子と第3の端子間に接続された第2のバイアス抵抗
と、前記第3の端子と第4の端子間に接続された第3の
ジョセフソン素子と、前記第4の端子と接地間に接続さ
れた第4のジョセフソン素子と、前記第3の端子と接地
間に接続された第2の負荷抵抗と、前記第4の端子と前
記第2の入力端子間に接続された第3入力抵抗と、前記
第3の端子と前記第1の入力端子間に接続された第4の
入力抵抗と、前記第2の端子と前記第4の端子間に接続
された被駆動線路と、前記被駆動線路中に挿入された第
3の負荷抵抗とを備えたことを特徴とする第1の極性切
換型ジョセフソン駆動回路と、前記第1の極性切換型ジ
ョセフソン駆動回路において、前記第1の端子と前記第
2の入力抵抗間に挿入された第5のジョセフソン素子
と、前記第2の入力抵抗と前記第5のジョセフソン素子
間に一端が接続され他端が接地された第1の入出力分離
抵抗と、前記第2の端子と前記第1の入力抵抗間に挿入
された第6のジョセフソン素子と、前記第1の入力抵抗
と前記第6のジョセフソン素子間に一端が接続され他端
が接地された第2の入出力分離抵抗と、前記第3の端子
と前記第4の入力抵抗間に挿入された第7のジョセフソ
ン素子と、前記第4の入力抵抗と前記第7のジョセフソ
ン素子間に一端が接続され他端が接地された第3の入出
力分離抵抗と、前記第4の端子と前記第3の入力抵抗間
に挿入された第8のジョセフソン素子と、前記第3の入
力抵抗と前記第8のジョセフソン素子間に一端が接続さ
れ他端が接地された第4の入出力分離抵抗とを備えたこ
とを特徴とする第2の極性切換型ジョセフソン駆動回路
と前記第1及び第2の極性切換型ジョセフソン駆動回路
において、前記第2のジョセフソン素子、前記第4のジ
ョセフソン素子、前記第6のジョセフソン素子、前記第
8のジョセフソン素子のかわりに、直列接続された複数
個のジョセフソン素子をそれぞれ備えたことを特徴とす
る第3の極性切換型ジョセフソン駆動回路とが得られ
る。
(Means for Solving the Problems) According to the present invention, a first bias resistor connected between a bias supply terminal and a first terminal and a first bias resistor connected between the first terminal and the second terminal are provided. A first Josephson element; a second Josephson element connected between the second terminal and ground; a first load resistor connected between the first terminal and ground; A first input resistor connected between the first input terminal and the first input terminal; a second input resistor connected between the first terminal and the second input terminal; A second bias resistor connected between the third terminal, a third Josephson element connected between the third terminal and the fourth terminal, and a second bias resistor connected between the fourth terminal and the ground. A fourth load resistor connected between the third terminal and ground; A third input resistor connected between a terminal and the second input terminal; a fourth input resistor connected between the third terminal and the first input terminal; A first polarity switching type Josephson drive circuit, comprising: a driven line connected between fourth terminals; and a third load resistor inserted into the driven line. In the first polarity switching type Josephson drive circuit, a fifth Josephson element inserted between the first terminal and the second input resistor, the second input resistor and the fifth Josephson A first input / output isolation resistor having one end connected between elements and the other end grounded; a sixth Josephson element inserted between the second terminal and the first input resistance; One end is connected between the input resistor and the sixth Josephson element, and the other end is grounded. A second input / output isolation resistor, a seventh Josephson element inserted between the third terminal and the fourth input resistance, and a fourth Josephson element between the fourth input resistance and the seventh Josephson element. A third input / output isolation resistor having one end connected and the other end grounded, an eighth Josephson element inserted between the fourth terminal and the third input resistor, and a third input resistor. A second polarity switching type Josephson drive circuit, comprising: a fourth input / output isolation resistor having one end connected between the eighth Josephson element and the other end grounded. And in the second polarity switching type Josephson drive circuit, a series connection is made instead of the second Josephson element, the fourth Josephson element, the sixth Josephson element, and the eighth Josephson element. Multiple Josephson devices A third polarity switching type Josephson driving circuit characterized by comprising been obtained.

(実施例) 第1図は、請求項1の発明の実施例を説明するための
等価回路図である。
(Embodiment) FIG. 1 is an equivalent circuit diagram for explaining an embodiment of the first aspect of the present invention.

第1の実施例は、ジョセフソン素子(J1,J2,J3,J4
とバイアス抵抗(RB1,RB2)と入力抵抗(RI1,RI2,RI3,R
I4)と負荷抵抗(RL1,RL2,RL3)と記憶セルアレイから
なる被駆動線路とから構成される。
The first embodiment uses a Josephson device (J 1 , J 2 , J 3 , J 4 )
And bias resistors (R B1 , R B2 ) and input resistors (R I1 , R I2 , R I3 , R
I4) and the load resistor (R L1, R L2, R L3) and composed of a driven line made of a memory cell array.

第1の実施例の極性切換型ジョセフソン駆動回路の動
作原理は以下の如くである。
The operating principle of the polarity switching type Josephson drive circuit of the first embodiment is as follows.

バイアス供給端子Bからバイアス電流がバイアス抵抗
RB1を通してジョセフソン素子J1とJ2に、バイアス抵抗R
B2を通してジョセフソン素子J3とJ4に供給された状態
で、入力端子In1から入力信号が入力されるとジョセフ
ソン素子J2及びJ3が電圧状態にスイッチし、バイアス抵
抗RB1を通して流れていたバイアス電流の大部分は、記
憶セルアレイからなる被駆動線路に流入する。一方バイ
アス抵抗RB2を通して流れていたバイアス電流の大部分
は、負荷抵抗RL2を通して接地に流れる。従って、被駆
動線路に流入したバイアス電流が負荷抵抗RL3を通して
ジョセフソン素子J4に流入しても、ジョセフソン素子J4
はすでにバイアスされていない状態であるため電圧状態
にスイッチせず、ジョセフソン素子J4に流入した電流は
接地に流れる。以上の動作により、記憶セルからなる被
駆動線路に時計回りの方向に駆動電流を注入することが
できる。同様に、入力端子In2から入力信号が入力され
るとジョセフソン素子J1及びJ4が電圧状態にスイッチ
し、被駆動線路に反時計回りの方向に駆動電流を注入す
ることができる。
Bias current from bias supply terminal B is bias resistance
Through R B1 Josephson device J 1 and J 2, bias resistor R
In a state of being supplied to the Josephson device J 3 and J 4 through B2, the input signal is inputted from the input terminal I n1 is Josephson device J 2 and J 3 is switched to the voltage state, flows through the bias resistor R B1 Most of the bias current flowed into the driven line including the memory cell array. On the other hand, most of the bias current flowing through the bias resistor RB2 flows to the ground through the load resistor RL2 . Therefore, even flow into the Josephson device J 4 through a bias current load resistor R L3 that has flowed to the driven line, Josephson device J 4
Already not switch voltage state for a state of not being biased, current flows into the Josephson device J 4 flows to the ground. By the above operation, the driving current can be injected in the clockwise direction into the driven line including the memory cell. Similarly, it is possible when the input signal is inputted from the input terminal I n2 Josephson device J 1 and J 4 are switched to the voltage state, to inject a driving current to the driven line in a counterclockwise direction.

ここで、ジョセフソン接合J1,J2,J3,J4の超伝導臨界
電流値をI1,I2,I3,I4とすると以下の条件を満足する必
要がある。
Here, if the superconducting critical current values of the Josephson junctions J 1 , J 2 , J 3 , and J 4 are I 1 , I 2 , I 3 , and I 4 , the following conditions must be satisfied.

I1=I3,I2=I4,I1≧I2 以上説明した様に、本実施例の回路は、ジョセフソン
素子J2とJ3又はJ1とJ4が同時に1回のスイッチで動作す
るため、高速動作が可能である。さらに、従来の技術で
用いられた磁気結合型インターフェロメタからなるゲー
トの機能を1個のジョセフソン素子で行うため回路の微
細化が可能である。
I 1 = I 3 , I 2 = I 4 , I 1 ≧ I 2 As described above, the circuit of the present embodiment is a circuit in which the Josephson elements J 2 and J 3 or J 1 and J 4 are simultaneously switched once. , High-speed operation is possible. Further, since the function of the gate formed of the magnetic coupling type interferometer used in the conventional technique is performed by one Josephson element, the circuit can be miniaturized.

第2図は請求項2の発明の実施例を説明するための等
価回路図である。
FIG. 2 is an equivalent circuit diagram for explaining an embodiment of the present invention.

第2の実施例は、ジョセフソン素子(J1,J2,J3,J4,
J5,J6,J7,J8)とバイアス抵抗(RB1,RB2)と入力抵抗
(RI1,RI2,RI3,RI4)と負荷抵抗(RL1,RL2,RL3)と入出
力分離抵抗(Rd1,Rd2,Rd3,Rd4)と記憶セルアレイから
なる被駆動線路とから構成される。
In the second embodiment, the Josephson devices (J 1 , J 2 , J 3 , J 4 ,
J 5 , J 6 , J 7 , J 8 ), bias resistors (R B1 , R B2 ), input resistors (R I1 , R I2 , R I3 , R I4 ), and load resistors (R L1 , R L2 , R L3) ), Input / output isolation resistors (R d1 , R d2 , R d3 , R d4 ) and a driven line composed of a memory cell array.

第2の実施例の極性切換型ジョセフソン駆動回路の動
作原理は以下の如くである。
The operating principle of the polarity switching type Josephson drive circuit of the second embodiment is as follows.

バイアス供給端子Bからバイアス電流がバイアス抵抗
RB1を通してジョセフソン素子J1とJ2に、バイアス抵抗R
B2を通してジョセフソン素子J3とJ4に供給された状態
で、入力端子In1から入力信号が入力されるとジョセフ
ソン素子J2とJ3とJ5とJ6とJ7が電圧状態にスイッチし、
バイアス抵抗RB1を通して流れていたバイアス電流の大
部分は記憶セルアレイからなる被駆動線路に流入する。
一方、バイアス抵抗RB2を通して流れていたバイアス電
流の大部分は、負荷抵抗RL2を通して接地に流れる。従
って、被駆動線路に流入したバイアス電流が負荷抵抗R
L3を通してジョセフソン素子J4に流入しても、ジョセフ
ソン素子J4はすでにバイアスされていない状態であるた
め電圧状態にスイッチせず、ジョセフソン素子J4に流入
した電流は接地に流れる。一方、入力端子In1から入力
された入力信号は、ジョセフソン素子J6及びJ7が電圧状
態にスイッチした後、それぞれ入出力分離抵抗Rd1およ
びRd4を通って接地に流れる。従って入力信号は、完全
に出力信号と分離することができる。
Bias current from bias supply terminal B is bias resistance
Through R B1 Josephson device J 1 and J 2, bias resistor R
In a state of being supplied to the Josephson device J 3 and J 4 through B2, the input signal is inputted from the input terminal I n1 Josephson device J 2 and J 3 and J 5 and J 6 and J 7 is a voltage state Switch and
Most of the bias current flowing through the bias resistor RB1 flows into the driven line including the memory cell array.
On the other hand, most of the bias current flowing through the bias resistor RB2 flows to the ground through the load resistor RL2 . Therefore, the bias current flowing into the driven line becomes the load resistance R
Also flows into the Josephson device J 4 through L3, without switching to voltage state for Josephson device J 4 is already state of not being biased, current flows into the Josephson device J 4 flows to the ground. On the other hand, the input signal input from the input terminal I n1, after Josephson device J 6 and J 7 is switched to the voltage state, flows to the ground through the output isolation resistor R d1 and R d4, respectively. Therefore, the input signal can be completely separated from the output signal.

以上の動作により、入出力分離がはかられた状態で、
記憶セルからなる被駆動線路に時計回りの方向に駆動電
流を注入することができる。同様に、入力端子In2から
入力信号が入力されるとジョセフソン素子J1とJ4とJ5
J7とJ8が電圧状態にスイッチし、入出力分離がはかられ
た状態で被駆動線路に反時計回りの方向に駆動電流を注
入することができる。
By the above operation, in the state where the input and output are separated,
A driving current can be injected in a clockwise direction into a driven line including a memory cell. Similarly, when the input signal is inputted from the input terminal I n2 Josephson device J 1 and J 4 and J 5
J 7 and J 8 is switched to the voltage state, it can be injected drive current to a driven line in the counterclockwise direction in a state where the input and output separation was worn.

ここで、第1の実施例と同様にジョセフソン接合J1,J
2,J3,J4の超伝導臨界電流値をI1,I2,I3,I4とすると以下
の条件を満足する必要がある。
Here, similarly to the first embodiment, Josephson junctions J 1 , J
If the superconducting critical current values of 2 , J 3 and J 4 are I 1 , I 2 , I 3 and I 4 , the following conditions must be satisfied.

I1=I3,I2=I4,I1≧I2 以上説明した様に、本第2の実施例により第1の実施
例と同様の効果を有し、かつ入出力分離機能を有する極
性切換型ジョセフソン駆動回路を実現することができ
る。
I 1 = I 3 , I 2 = I 4 , I 1 ≧ I 2 As described above, the second embodiment has the same effect as the first embodiment, and has an input / output separation function. A polarity switching type Josephson drive circuit can be realized.

第3図は請求項3の発明の実施例を説明するための等
価回路図である。
FIG. 3 is an equivalent circuit diagram for explaining an embodiment of the third aspect of the present invention.

第3の実施例は、ジョセフソン素子(J1,J21,J22,J3,
J41,J42)とバイアス抵抗(RB1,RB2)と入力抵抗(RI1,
RI2,RI3,RI4)と負荷抵抗(RL1,RL2,RL3)と記憶セルア
レイからなる被駆動線路とから構成される。
In the third embodiment, Josephson devices (J 1 , J 21 , J 22 , J 3 ,
J 41 , J 42 ), bias resistors (R B1 , R B2 ), and input resistors (R I1 ,
R I2 , R I3 , R I4 ), load resistors (R L1 , R L2 , R L3 ) and a driven line composed of a memory cell array.

第3の実施例は、第1の実施例において、ジョセフソ
ン素子J2及びJ4をそれぞれ2個直列接続されたジョセフ
ソン素子J21とJ22及びJ41とJ42に置き換えた回路と同じ
である。回路の動作原理は、第1の実施例と同様であ
る。回路の動作時間は、記憶セルアレイからなる被駆動
線路のインダクタンスをL、駆動電圧をV、駆動園流
(出力電流)をiとすると、Li/Vで評価することができ
る。駆動電圧Vは、ジョセフソン素子が電圧状態にスイ
ッチしたときの発生電圧で決定される。従って、本実施
例では、ジョセフソン素子を2個直列に接続することで
第1の実施例に比して2倍の駆動電圧を発生し、動作時
間の短縮化が可能となる。
The third embodiment, in the first embodiment, same as the circuit obtained by replacing the Josephson device J 2 and Josephson devices J 21 and J 22 and J 41 and J 42 to J 4 a are respectively connected two series It is. The operating principle of the circuit is the same as in the first embodiment. The operating time of the circuit can be evaluated by Li / V, where L is the inductance of the driven line composed of the memory cell array, V is the driving voltage, and i is the driving current (output current). The drive voltage V is determined by a voltage generated when the Josephson element switches to a voltage state. Therefore, in this embodiment, by connecting two Josephson elements in series, a drive voltage twice as large as that of the first embodiment is generated, and the operation time can be shortened.

本実施例においてはジョセフソン素子を2個直列に接
続したが、3個あるいはそれ以上直列接続したジョセフ
ソン素子を用いることにより、さらに駆動電圧を高め高
速動作が可能となる。
In this embodiment, two Josephson elements are connected in series. However, by using three or more Josephson elements connected in series, the driving voltage can be further increased and high-speed operation can be performed.

以上説明したように、本第3の実施例により第1の実
施例と同様の効果を有し、かつさらに高速動作が可能な
極性切換型ジョセフソン駆動回路を実現することができ
る。
As described above, according to the third embodiment, it is possible to realize a polarity switching type Josephson drive circuit having the same effects as the first embodiment and capable of operating at a higher speed.

第4図は請求項3の発明の実施例を説明するための等
価回路図である。
FIG. 4 is an equivalent circuit diagram for explaining an embodiment of the third aspect of the present invention.

第4の実施例は、ジョセフソン素子(J1,J21,J22,J3,
J41,J42,J5,J61,J62,J7,J81,J82)とバイアス抵抗
(RB1,RB2)と入力抵抗(RI1,RI2,RI3,RI4)と負荷抵抗
(RL1,RL2,RL3)と入力分離抵抗(Rd1,Rd2,Rd3,Rd4)と
記憶セルアレイからなる被駆動線路とから構成される。
In the fourth embodiment, a Josephson device (J 1 , J 21 , J 22 , J 3 ,
J 41 , J 42 , J 5 , J 61 , J 62 , J 7 , J 81 , J 82 ), bias resistors (R B1 , R B2 ), and input resistors (R I1 , R I2 , R I3 , R I4 ) And load resistances (R L1 , R L2 , R L3 ), input isolation resistances (R d1 , R d2 , R d3 , R d4 ), and a driven line composed of a memory cell array.

第4の実施例は、第2の実施例において、ジョセフソ
ン素子J2及びJ4とJ6とJ8をそれぞれ2個直列接続された
ジョセフソン素子(J21,J22)と(J41とJ42)と(J61,J
62)と(J81とJ82)に置き換えた回路と同じである。回
路の動作原理は、第2の実施例と同様である。
The fourth embodiment is different from the second embodiment in that Josephson elements (J 21 , J 22 ) in which two Josephson elements J 2 and J 4 , J 6 and J 8 are respectively connected in series, and (J 41 And J42 ) and ( J61 , J
62 ) and ( J81 and J82 ). The operation principle of the circuit is the same as in the second embodiment.

本実施例では、ジョセフソン素子を2個直列に接続す
ることで第2の実施例に比して2倍の駆動電圧を発生
し、前記第3の実施例の項で記述した理由により動作時
間の短縮化が可能となる。
In the present embodiment, by connecting two Josephson elements in series, a drive voltage twice as large as that of the second embodiment is generated, and the operating time is increased for the reason described in the section of the third embodiment. Can be shortened.

本実施例においては第3の実施例と同様にジョセフソ
ン素子を2個直列に接続したが、3個あるいはそれ以上
直列接続したジョセフソン素子を用いることにより、さ
らに駆動電圧を高め高速動作が可能となる。
In this embodiment, as in the third embodiment, two Josephson elements are connected in series. However, by using three or more Josephson elements connected in series, the drive voltage can be further increased to achieve high-speed operation. Becomes

以上説明したように、本第4の実施例により第2の実
施例と同様の効果を有し、かつさらに高速動作が可能な
極性切換型ジョセフソン駆動回路を実現することができ
る。
As described above, according to the fourth embodiment, it is possible to realize a polarity switching type Josephson drive circuit having the same effects as the second embodiment and capable of operating at a higher speed.

(発明の効果) 以上説明したように本発明により、回路の微細化と高
速動作が可能な極性切換型ジョセフソン駆動回路を実現
できる。
(Effect of the Invention) As described above, according to the present invention, it is possible to realize a polarity switching type Josephson drive circuit capable of miniaturizing a circuit and operating at high speed.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、請求項1の発明による極性切換型ジョセフソ
ン駆動回路の実施例を説明するための等価回路図であ
る。第2図は、請求項2の発明による極性切換型ジョセ
フソン駆動回路の実施例を説明するための等価回路図で
ある。第3図は、請求項3の発明による極性切換型ジョ
セフソン駆動回路の実施例を説明するための等価回路図
である。第4図は、請求項3の発明による極性切換型ジ
ョセフソン駆動回路の実施例を説明するための等価回路
図である。第5図は、従来の極性切換型ジョセフソン駆
動回路を説明するための等価回路図である。 第1図から第4図において、J1,J2,J3,J4,J5,J6,J7,J8,
J21,J22,J41,J42,J61,J62,J81,J82……ジョセフソン素
子、RL1,RL2,RL3……負荷抵抗、RI1,RI2,RI3,RI4……入
力抵抗、Rd1,Rd2,Rd3,Rd4……入出力分離抵抗。 第5図において、J1,J2,J3,J4……ジョセフソンゲート
回路、R1,R2,R3……負荷抵抗。
FIG. 1 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the first aspect of the present invention. FIG. 2 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the second aspect of the present invention. FIG. 3 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the third aspect of the present invention. FIG. 4 is an equivalent circuit diagram for explaining an embodiment of the polarity switching type Josephson drive circuit according to the third aspect of the present invention. FIG. 5 is an equivalent circuit diagram for explaining a conventional polarity switching type Josephson drive circuit. 1 to 4, J 1 , J 2 , J 3 , J 4 , J 5 , J 6 , J 7 , J 8 ,
J 21 , J 22 , J 41 , J 42 , J 61 , J 62 , J 81 , J 82 ...... Josephson element, R L1 , R L2 , R L3 ... Load resistance, R I1 , R I2 , R I3 , R I4 …… Input resistance, R d1 , R d2 , R d3 , R d4 …… Input / output separation resistance. In FIG. 5, J 1 , J 2 , J 3 , J 4 ... Josephson gate circuits, R 1 , R 2 , R 3 .

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】バイアス供給端子と第1の端子間に接続さ
れた第1のバイアス抵抗と、前記第1の端子と第2の端
子間に接続された第1のジョセフソン素子と、前記第2
の端子と接地間に接続された第2のジョセフソン素子
と、前記第1の端子と接地間に接続された第1の負荷抵
抗と、前記第2の端子と第1の入力端子間に接続された
第1の入力抵抗と、前記第1の端子と第2の入力端子間
に接続された第2の入力抵抗と、前記バイアス供給端子
と第3の端子間に接続された第2のバイアス抵抗と、前
記第3の端子と第4の端子間に接続された第3のジョセ
フソン素子と、前記第4の端子と接地間に接続された第
4のジョセフソン素子と、前記第3の端子と接地間に接
続された第2の負荷抵抗と、前記第4の端子と前記第2
の入力端子間に接続された第3の入力抵抗と、前記第3
の端子と前記第1の入力端子間に接続された第4の入力
抵抗と、前記第2の端子と前記第4の端子間に接続され
た被駆動線路と、前記被駆動線路中に挿入された第3の
負荷抵抗とを備えたことを特徴とする極性切換型ジョセ
フソン駆動回路。
A first bias resistor connected between a bias supply terminal and a first terminal; a first Josephson element connected between the first terminal and a second terminal; 2
A second Josephson element connected between the first terminal and the ground, a first load resistor connected between the first terminal and the ground, and a connection between the second terminal and the first input terminal. A first input resistor, a second input resistor connected between the first terminal and the second input terminal, and a second bias connected between the bias supply terminal and a third terminal. A resistor, a third Josephson element connected between the third terminal and the fourth terminal, a fourth Josephson element connected between the fourth terminal and the ground, A second load resistor connected between a terminal and ground;
A third input resistor connected between the input terminals of
A fourth input resistor connected between the second input terminal and the first input terminal; a driven line connected between the second terminal and the fourth terminal; and a fourth input resistor inserted into the driven line. And a third load resistor.
【請求項2】請求項1の極性切換型ジョセフソン駆動回
路において、前記第1の端子と前記第2の入力抵抗間に
挿入された第5のジョセフソン素子と、前記第2の入力
抵抗と前記第5のジョセフソン素子間に一端が接続され
他端が接地された第1の入出力分離抵抗と、前記第2の
端子と前記第1の入力抵抗間に挿入された第6のジョセ
フソン素子と、前記第1の入力抵抗と前記第6のジョセ
フソン素子間に一端が接続され他端が接地された第2の
入出力分離抵抗と、前記第3の端子と前記第4の入力抵
抗間に挿入された第7のジョセフソン素子と、前記第4
の入力抵抗と前記第7のジョセフソン素子間に一端が接
続され他端が接地された第3の入出力分離抵抗と、前記
第4の端子と前記第3の入力抵抗間に挿入された第8の
ジョセフソン素子と、前記第3の入力抵抗と前記第8の
ジョセフソン素子間に一端が接続され他端が接地された
第4の入出力分離抵抗とを備えたことを特徴とする極性
切換型ジョセフソン駆動回路。
2. The polarity switching type Josephson drive circuit according to claim 1, wherein a fifth Josephson element inserted between said first terminal and said second input resistance, and said second input resistance and A first input / output isolation resistor having one end connected between the fifth Josephson elements and the other end grounded, and a sixth Josephson inserted between the second terminal and the first input resistor A second input / output isolation resistor having one end connected between the first input resistance and the sixth Josephson element and the other end grounded; the third terminal and the fourth input resistance; A seventh Josephson element inserted between the fourth element and the fourth element;
A third input / output isolation resistor having one end connected between the input resistor and the seventh Josephson element and the other end grounded, and a third input / output isolation resistor inserted between the fourth terminal and the third input resistor. And a fourth input / output isolation resistor having one end connected between the third input resistance and the eighth Josephson element and the other end grounded. Switching type Josephson drive circuit.
【請求項3】請求項1または請求項2の極性切換型ジョ
セフソン駆動回路において、前記第2のジョセフソン素
子、前記第4のジョセフソン素子、前記第6のジョセフ
ソン素子、前記第8のジョセフソン素子のかわりに、直
列接続された複数個のジョセフソン素子をそれぞれ備え
たことを特徴とする極性切換型ジョセフソン駆動回路。
3. The polarity switching type Josephson drive circuit according to claim 1, wherein said second Josephson element, said fourth Josephson element, said sixth Josephson element, and said eighth A polarity switching type Josephson drive circuit, comprising a plurality of Josephson elements connected in series instead of the Josephson elements.
JP1077186A 1989-03-28 1989-03-28 Josephson drive circuit with polarity switching Expired - Lifetime JP2775824B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1077186A JP2775824B2 (en) 1989-03-28 1989-03-28 Josephson drive circuit with polarity switching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1077186A JP2775824B2 (en) 1989-03-28 1989-03-28 Josephson drive circuit with polarity switching

Publications (2)

Publication Number Publication Date
JPH02254698A JPH02254698A (en) 1990-10-15
JP2775824B2 true JP2775824B2 (en) 1998-07-16

Family

ID=13626785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1077186A Expired - Lifetime JP2775824B2 (en) 1989-03-28 1989-03-28 Josephson drive circuit with polarity switching

Country Status (1)

Country Link
JP (1) JP2775824B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778245B2 (en) * 1990-11-13 1998-07-23 日本電気株式会社 Josephson drive circuit with polarity switching

Also Published As

Publication number Publication date
JPH02254698A (en) 1990-10-15

Similar Documents

Publication Publication Date Title
JPS62221219A (en) Logic circuit
EP0334545B1 (en) Single-level multiplexer
EP0018739B1 (en) A decoder circuit for a semiconductor memory device
KR100214195B1 (en) Gate array capable of field programming and the method
JP2775824B2 (en) Josephson drive circuit with polarity switching
JPH0249024B2 (en)
US3374364A (en) Diode transfer switch
EP0193459A2 (en) TTL tristate output device
EP0074666B1 (en) Circuit utilizing josephson effect
US3260996A (en) Matrix selection circuit
EP0069534B1 (en) Superconducting logic circuit
US4868413A (en) Testable passgate logic circuits
US4559459A (en) High gain non-linear threshold input Josephson junction logic circuit
US3568173A (en) Memory stroage element drive circuit
JPS5928296B2 (en) current switch logic circuit
US4506172A (en) Decoder circuit utilizing josephson devices
US3626208A (en) Double-pole double-throw diode switch
EP0138126A2 (en) Logic circuit with low power structure
JP2924398B2 (en) Josephson polarity switching type drive circuit
EP0074604B1 (en) Circuit utilizing josephson effect
JP2765326B2 (en) Josephson polarity switching type drive circuit
JP2674652B2 (en) Josephson logic cell gate
US4853559A (en) High voltage and power BiCMOS driving circuit
US5324997A (en) Delayed negative feedback circuit
JPH03291017A (en) Polarity switching type josephson driving circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090501

Year of fee payment: 11

EXPY Cancellation because of completion of term