JPH02251822A - アクティブマトリックスアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示パネルに用
いるアクティブマトリックスアレイに関するものである
。

従来の技術 近年、表示コントラスト・表示品質の観点からアクティ
ブマトリックス型液晶表示パネルの開発が盛んにおこな
われている。前記液晶表示パネルには各絵素ごとに薄膜
トランジスタ（以後、ＴＰＴと呼ぶ）などのスイッチン
グ素子を形成したアクティブマトリックスアレイを用い
る必要がある。

しかし、敗万個以上のＴＰＴを一基板上に無欠陥で製造
することは困難である。したがって、アクティプマトリ
ックスアレイの検査をおこない、欠陥位置を検出し、修
正をおこない歩留まりを向上させる必要がある。

以下、図面を参照しながら、従来のアクティブマトリッ
クスアレイについて説明する。第５図は従来のアクティ
ブマトリックスアレイの一部等価回路図である。なお、
図面において、付加コンデンサなど説明に不用な部分は
省略している。また、絵素数は非常に少なく描いている
０以上のことは以下の図面に対しても同様である。第５
図において、Ｔ　Ｓ　ＩＩ　−Ｔ　Ｓ　ｓａ　（ただし
、ｍ、ｎは整数）ＴＭ１１〜ＴＭＩＩ、ｌ（ただし、ｍ
、ｎは整数）はＴＦＴｐＨ〜ｐＨｎ（ただし、ｍ、ｎは
整数）、Ａ、〜Ａ、（ただし、ｍは整数）は引き出し電
極、０１〜Ｇ１．ｌ　（ただし、ｍは整数）、８１〜Ｓ
ｎ　（ただし、ｎは整数）である、第５図で明らかなよ
うに、各絵素電極Ｐ□には２つのＴＰＴが形成され、か
つ前記ＴＰＴのゲート端子はそれぞれ隣接したゲート信
号線に接続されている。またゲート信号線はアレイ基板
（図示せず）の一端に引きだされ、その一端に引き出し
電極が形成される。各絵素のＴＰＴの一方に欠陥が発生
した場合、前記ＴＦＴをレーザなどを用いて絵素電極よ
り切り離す。

発明が解決しようとする課題 近年、アクティブマトリックスアレイの絵素ピッチはま
すます短くなり、１１００ＩＪ以下となってきている。

したがって、プロセス上でわずかなゴミでもパターン不
良がおき、欠陥を発生させる。

その欠陥の１つに隣接したゲート信号線間の短絡欠陥が
ある。その状態を第５図の矢印で示す、前記欠陥が引き
出し１を極からアクティブマトリックスアレイの表示領
域までに発生している場合、Ａ点で切断し、ゲート信号
線Ｇ３にオフ電圧を印加することにより修正することが
可能である。しかし表示領域内で発生するとゲート信号
線Ｇ２およびＧ３間を分離することが困難であることが
多い。

したがってゲート信号線Ｇ２およびＧ８には同一電圧が
印加される。ゆえに前記信号線間の絵素は異常動作し、
表示としては黒線欠陥あるいは白線欠陥となり、著しく
表示品位を低下させるという問題点があった。

課題を解決するための手段 本発明のアクティブマトリックスアレイは、１絵素電極
に２個のＴＰＴを形成し、前記ＴＰＴのゲート端子が互
いに隣接しないゲート信号線に接続されたものであり、
またゲート信号線は互いに隣接するゲート信号線が相異
なる基板端に引き出され、引き出し端子が形成されてい
るものである。

作用 ゲート隣接シッートによる修正不可能な欠陥状態とは表
示領域内にゲート信号線間が短絡し、１絵素電極に形成
された２つのＴＰＴのゲート端子に同一電圧が印加され
てしまう状態である。したがって、２つのＴＰＴのゲー
ト端子が接続されるゲート信号線を離すことにより修正
不可能な欠陥の発生を大幅に低減できる。また引き出し
線を千鳥引きだしにすることにより、引き出し線間の隣
接ショートの発生も低減できる。

実施例 以下、本発明のアクティブマトリックスアレイの一実施
例について、図面を参照しながら説明する。第１図は本
発明のアクティブマトリックスアレイの一部等価回路図
である。

第１図で明らかなように、各絵素電極に隣接される２つ
のＴＰＴのゲート端子はそれぞれ１本へだてたゲート信
号線に接続されている。また、ゲート信号線は偶数番目
を基板の右端へ、奇数番目を基板の左端へ引きだされ、
その一端にはゲート駆動用ＩＣからの信号を入力するた
めの引き出し電極が形成されている。前記引き出し電極
への信号の印加力法としては、ゲート駆動用ＩＣチップ
をガラスオンチップ技術を用いて接続する方法、フレキ
シブル基板および異方向性導電膜を用いてゲート駆動用
ＩＣの信号を印加する方法などがある。なお、アクティ
ブマトリックスアレイを液晶表示装置に組みたてた場合
の走査方法としては、従来のアクティブマトリックスア
レイを液晶表示装置に組みたてた場合と同様にしておこ
なうことができる。

第１の実施例では、ゲート信号線隣接ショートは表示領
域内で隣接した３本のゲート信号線が短絡しないかぎり
修正が可能である。

以下、本発明の第２の一実施例について説明する。第２
図は本発明のアクティブマトリックスアレイの一部等価
回路図である。第２回で明らかなように、各絵素電極に
接続される２つのＴＰＴのゲート端子はそれぞれ２本へ
だてたゲート信号線に接続されている。また、ゲート信
号線は偶数番目を基板の右端へ、奇数番目を基板の左端
へ引き出され、その一端に引き出しｔｉが形成されてい
る。

第２の一実施例では、液晶表示装置として組みたてると
き横しま状のカラーフィルタを用いる。

つまり絵素電極Ｐｉｌｌは赤（以後、Ｒと呼ぶ）。

Ｐｆｆｉａは緑（以後、Ｇと呼ぶ）、Ｐｓ−は青（以後
、Ｂと呼ぶ）、Ｐ４−はＲというように対応させる。

ＴＰＴのＴ　Ｓ１１が不良の場合、レーザを用い絵素電
極ＰＩＩから切断され、絵素電極Ｐ１１にはＴＦＴのＴ
　Ｍ　ｓ　＋により信号が書きこまれる。この時の信号
はＴＦＴのＴＳ、！により絵素電極Ｐ４！に書きこまれ
る信号と同一信号が書きこまれる。絵素電極ＰｉｎはＲ
に対応し、また絵素電ｉ　Ｐ　、、もＲに対応し、また
近傍に存在するため、映像信号を写す時は視覚的には正
常に表示される０以上のように安価に製造できる横しま
状のカラーフィルタを用いることができるため、液晶表
示装置のコストを低減させることができる。また、第１
の実施例と比較して、さらに１絵素に接続されるＴＰＴ
のゲート信号線をはなしているため、修正不可能なゲー
ト信号線の隣接ショートは発生しにくい。

発明の効果 本発明のアクティブマトリックスアレイでは、１絵素電
極に２個のＴＰＴを形成し、前記ＴＰＴのゲート端子が
互いに隣接しないゲート信号線に接続されたものである
。したがって、ゲート信号線の隣接ショートによる修正
不可能な欠陥が非常に発生しにくい、また引き出し線を
千鳥引き出しにすることにより、引き出し線でのゲート
信号線の隣接ショートも発生しにくくなる。また、第２
図のように形成することにより、比較的安価な横しまの
カラーフィルタを用いることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの一部等価回路図、第２図は本発明の第
２の実施例におけるアクティブマトリックスアレイの一
部等価回路図、第３図は従来のアクティブマトリックス
アレイの一部等価回路図である。 ０１〜Ｇｍ・・・・・・ゲート信号線、Ｓ１〜Ｓｍ・・
・・・・ソース信号線、Ｔ　Ｓ　、、〜ＴＳ、、・ＴＭ
、、〜ＴＭ、。 ・・・・・・ＴＦＴ、Ｐ、、〜Ｐ、Ｒ・・・・・・絵素
電極、Ａ１〜Ａｏ・・・・・・引き出し電極。

Claims (5)

【特許請求の範囲】
1. （１）１つの絵素に複数個のスイッチング素子が形成さ
   れたアクティブマトリックスアレイであって、１つの絵
   素に形成されたスイッチング素子のうち、少なくとも１
   組が互いに隣接しないゲート信号線に接続されているこ
   とを特徴とするアクティブマトリックスアレイ。
2. （２）ゲート信号線は互いに隣接するゲート信号線が相
   異なる基板端に引きだされ、引き出し端子が形成されて
   いることを特徴とする請求項（１）記載のアクティブマ
   トリックスアレイ。
3. （３）１組のスイッチング素子のうち、第１のスイッチ
   ング素子が接続されたゲート信号線は第２のスイッチン
   グ素子が接続されたゲート信号線から２番目に位置する
   ことを特徴とする請求項（１）記載のアクティブマトリ
   ックスアレイ。
4. （４）アクティブマトリックスアレイは１つの絵素に２
   つのスイッチング素子が形成されたものであることを特
   徴とする請求項（１）記載のアクティブマトリックスア
   レイ。
5. （５）スイッチング素子は薄膜トランジスタであること
   を特徴とする請求項（１）記載のアクティブマトリック
   スアレイ。