JPH02250354A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02250354A
JPH02250354A JP7056089A JP7056089A JPH02250354A JP H02250354 A JPH02250354 A JP H02250354A JP 7056089 A JP7056089 A JP 7056089A JP 7056089 A JP7056089 A JP 7056089A JP H02250354 A JPH02250354 A JP H02250354A
Authority
JP
Japan
Prior art keywords
layer
plasma
point metal
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7056089A
Other languages
Japanese (ja)
Inventor
Tetsuro Matsuda
哲朗 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7056089A priority Critical patent/JPH02250354A/en
Publication of JPH02250354A publication Critical patent/JPH02250354A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enhance a performance and a yield of a semiconductor device by a method wherein a high-melting-point metal film is treated with a plasma in an atmosphere containing atoms of at least one kind selected from a group composed of nitrogen, carbon and boron and, after that, a second wiring layer is formed so as to come into contact with a plasma-treated surface. CONSTITUTION:A high-melting-point metal layer 20 is formed at least in parts exposed from connection holes 17 to 19. After that, the high-melting-point metal layer 20 is treated with a plasma in an atmosphere containing atoms of at least one kind selected from a group composed of nitrogen, carbon and boron; a plasma-treated layer 21 is formed on its surface. A wiring metal is applied onto an insulating film 16 by a sputtering method or the like; it is patterned, e.g. by a photolithographic method using a reactive ion etching operation; a wiring layer 22 connected to the layer 21 via the individual connection holes 17 to 19 is formed. Thereby, it is possible to effectively prevent a mutual diffu sion and a reaction between wiring parts and a substrate; a performance of a semiconductor device can be enhanced; a degree of designing freedom can be increased; a production yield can be enhanced.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体装置の製造方法に係り、特には、半導
体基板もしくは半導体基板に形成された配線層に、絶縁
膜に形成された接続孔を介して第2の配線層を接続する
工程を含む半導体装置の製造方法に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a method for manufacturing a semiconductor device, and particularly relates to a method for manufacturing a semiconductor device, and particularly relates to a method for manufacturing a semiconductor device, and in particular, a method for manufacturing a semiconductor device. The present invention relates to a method of manufacturing a semiconductor device, including a step of connecting a second wiring layer through a contact hole formed in the semiconductor device.

(従来の技術) 従来、例えばシリコン基板に半導体装置を形成するに際
し、シリコン基板もしくはシリコン配線とアルミニウム
配線とを接続孔を介して接続することがおこなわれてい
る。その場合、シリコンとアルミニウムとを直接接続し
たままであると、アニール等の後熱処理工程における両
者が相互反応し、基板内の素子領域に悪影響を及ぼすこ
とが知られている。このようなシリコンとアルミニウム
との不都合な相互作用を防止するために、従来、以下の
ような方策が採られている。
(Prior Art) Conventionally, when forming a semiconductor device on a silicon substrate, for example, a silicon substrate or a silicon wiring and an aluminum wiring are connected through a connection hole. In that case, it is known that if silicon and aluminum are left directly connected, they will react with each other during a post-heat treatment process such as annealing, which will adversely affect the element region within the substrate. In order to prevent such unfavorable interaction between silicon and aluminum, the following measures have been taken in the past.

(1)後熱処理工程温度にお(する過飽和濃度のシリコ
ンを予めアルミニウム中に含有させる。
(1) Silicon is preliminarily contained in aluminum at a supersaturated concentration that reaches the temperature of the post-heat treatment step.

(2)シリコンとアルミニウムとの接触面に拡散・反応
障壁層としてバリア金属、例えば数千オングストローム
の厚さの高融点金属膜を介在させる。
(2) A barrier metal, for example, a refractory metal film several thousand angstroms thick, is interposed as a diffusion/reaction barrier layer at the interface between silicon and aluminum.

(発明が解決しようとする課題) 上記(1)の方法は、配線アルミニウム中に過剰のシリ
コンが含まれているため、後熱処理を経た後に配線中ま
たは接続孔においてシリコンが析出するという問題があ
る。このようなシリコンの析出は、配線寿命を著しく低
下させ、またコンタクト特性を大幅に劣化させ、半導体
装置の生産歩留りの低下やデバイス設計上の制約をもた
らしている。
(Problem to be Solved by the Invention) The method (1) above has the problem that silicon is deposited in the wiring or in the connection hole after post-heat treatment because the wiring aluminum contains excessive silicon. . Such silicon precipitation significantly shortens the lifespan of interconnects and significantly deteriorates contact characteristics, resulting in lower production yields of semiconductor devices and restrictions on device design.

1記(2)の方法は、基本的には、アルミニウムとシリ
コンとの相互拡散を防止するものである。しかしながら
、バリア金属の膜厚とその効果とは密接な関係にあり、
バリア金属とはいっても、充分な膜厚がないと、アルミ
ニウムとシリコンとの反応を防止できない、さらに、バ
リア金属はピンホール等の欠陥を有している場合があり
Method 1 (2) basically prevents mutual diffusion between aluminum and silicon. However, there is a close relationship between the barrier metal film thickness and its effectiveness.
Even though it is a barrier metal, unless it has a sufficient film thickness, it will not be possible to prevent the reaction between aluminum and silicon, and furthermore, the barrier metal may have defects such as pinholes.

この欠陥を通して拡散が生じ、バリア金属の性能が低下
する。
Diffusion occurs through these defects, reducing the performance of the barrier metal.

以上述べたように、従来のバリア金属は、かなりの厚さ
(例えば数千オングストローム以上)が必要であり、そ
のため半導体装置の製造コストや製造時間の増大の一因
となっている。
As described above, conventional barrier metals require considerable thickness (eg, several thousand angstroms or more), which contributes to increased manufacturing costs and manufacturing times of semiconductor devices.

したがって、この発明は、上記従来の欠点を軽減あるい
は除去した半導体装置の製造方法を提供することを主目
的とする。
Therefore, the main object of the present invention is to provide a method of manufacturing a semiconductor device in which the above-mentioned conventional drawbacks are reduced or eliminated.

〔発明の構成〕[Structure of the invention]

(課通を解決するための手段) この発明は、上記従来の問題を解決するために、バリア
金属(高融点金属)の表面を、窒素、炭素およびホウ素
からなる群の中から選ばれた少なくとも1種の原子を含
む雰囲気でプラズマ処理した後、配線層を形成するもの
である。
(Means for Solving Problems) In order to solve the above-mentioned conventional problems, the present invention provides a method in which the surface of a barrier metal (high melting point metal) is made of at least one material selected from the group consisting of nitrogen, carbon, and boron. A wiring layer is formed after plasma processing in an atmosphere containing one type of atoms.

すなわち、この発明によれば、半導体基板もしくは半導
体基板に形成された配線層に絶縁膜に形成された接続孔
を介して第2の配線層を接続する工程を含む半導体装置
の製造方法であって、前記半導体基板もしくは半導体基
板に形成された配線層の少なくとも前記接続孔において
露出する接続面に高融点金属膜を形成し、前記高融点金
属膜を、窒素、炭素およびホウ素からなる群の中から選
ばれた少なくとも1種の原子を含む雰囲気でプラズマ処
理し、しかる後このプラズマ処理表面と接触するように
前記第2の配線層を形成することを特徴とする半導体装
置の製造方法が提供される。
That is, according to the present invention, there is provided a method for manufacturing a semiconductor device including a step of connecting a second wiring layer to a semiconductor substrate or a wiring layer formed on the semiconductor substrate through a connection hole formed in an insulating film. , a high melting point metal film is formed on at least the connection surface exposed in the connection hole of the semiconductor substrate or a wiring layer formed on the semiconductor substrate, and the high melting point metal film is made of a metal selected from the group consisting of nitrogen, carbon and boron. There is provided a method for manufacturing a semiconductor device, which comprises performing plasma treatment in an atmosphere containing at least one selected type of atom, and then forming the second wiring layer so as to be in contact with the plasma-treated surface. .

前記高融点金属膜は選択気相成長法により形成すること
が好ましい、また、好ましい高融点金属としては、タン
グステン、モリブデン、およびチタンを挙げることがで
きる。
The high melting point metal film is preferably formed by selective vapor deposition, and preferred high melting point metals include tungsten, molybdenum, and titanium.

(作用) この発明により高融点金属を特定のプラズマ雰囲気中で
処理することにより、高融点金属の表面層が、対応する
窒化物、炭化物および/またはホウ化物に転化する。こ
の窒化物、炭化物および/またはホウ化物は、高融点金
属自体の持つ拡散・反応障壁効果を飛躍的に向上させる
(Function) By treating a high melting point metal in a specific plasma atmosphere according to the present invention, the surface layer of the high melting point metal is converted into a corresponding nitride, carbide and/or boride. These nitrides, carbides, and/or borides dramatically improve the diffusion/reaction barrier effect of the high melting point metal itself.

(実施例) 以下、第1A図ないし第1C図を参照してこの発明をM
OSFETの製造を例にとり、より具体的に説明する。
(Example) This invention will be described below with reference to FIGS. 1A to 1C.
This will be explained in more detail by taking the manufacturing of OSFET as an example.

第1A図に示すように、例えば−導電型シリコン基板l
l内にソース領域12およびドレイン領域13を形成す
る。この基板11上にゲート絶縁11fi14を介して
例えば多結晶シリコンからなるゲート電極15を形成す
る。
As shown in FIG. 1A, for example, a -conductive type silicon substrate l
A source region 12 and a drain region 13 are formed in l. A gate electrode 15 made of, for example, polycrystalline silicon is formed on this substrate 11 via a gate insulator 11fi14.

上記基板11上に二酸化シリコン膜等の絶縁膜18を例
えば5000Aの厚さに形成する。その後。
An insulating film 18 such as a silicon dioxide film is formed on the substrate 11 to a thickness of, for example, 5000 Å. after that.

例えば反応性イオンエツチングを用いたフォトリソグラ
フ法によりソース領域12、ドレイン償城13およびゲ
ート電極15を部分的に露出する接続孔(コンタクトホ
ール) !?、18および13をそれぞれ絶縁膜16内
に形成する。
For example, a contact hole is formed to partially expose the source region 12, drain layer 13, and gate electrode 15 by photolithography using reactive ion etching! ? , 18 and 13 are formed in the insulating film 16, respectively.

しかる後、少なくとも接続孔17.18および19から
露出した部分に高融点金属層20を形成する。この高融
点金属として、タングステン、チタン、モリフテン、ハ
フニウム、ジルコニウム、タングステンシリサイド、チ
タンシリサイド、モリブデンシリサイド、コバルトシリ
サイド、ニッケルシリサイド、白金シリサイド等を用い
ることができる。これらの中でも、タングステン、チタ
ンおよびモリブデンが好ましい、これら高融点金属層は
、スパッタ等の手段により被着できる。スパッタ法等の
非選択的被着法によれば、高融点金属層は、絶縁膜16
上にも形成され得る。なお、上記高融点金属のうち、タ
ングステンおよびモリブデンは、選択気相成長により、
第1B図に示すように、各接続孔17.18および18
から露出したシリコン表面部分上のみに形成することが
できる。
Thereafter, high melting point metal layer 20 is formed at least in the portions exposed from connection holes 17, 18 and 19. As this high melting point metal, tungsten, titanium, molyftene, hafnium, zirconium, tungsten silicide, titanium silicide, molybdenum silicide, cobalt silicide, nickel silicide, platinum silicide, etc. can be used. Among these, tungsten, titanium and molybdenum are preferred, and these refractory metal layers can be deposited by means such as sputtering. According to a non-selective deposition method such as a sputtering method, the high melting point metal layer is formed on the insulating film 16.
It can also be formed on top. Among the high melting point metals mentioned above, tungsten and molybdenum are grown by selective vapor phase growth.
As shown in Figure 1B, each connection hole 17, 18 and 18
It can be formed only on the exposed silicon surface portions.

しかる後、高融点金属@20を窒素、炭素およびホウ素
からなる群の中から選ばれた少なくとも1種の原子を含
む雰囲気でプラズマ処理し、その表面に対応する窒化物
層、炭化物層および(または)ホウ化物層(図中、総括
的にプラズマ処理層21として示す)を形成する。ここ
で、窒化プラズマ源としては、窒素ガス、アンモニアガ
ス等を使用できる。炭素プラズマ源としては、メタンガ
ス、エタンガス、二醜化炭素ガス等を使用できる。また
ホウ素プラズマ源としては、ボラン、ジポラン等を使用
できる。
Thereafter, the high melting point metal @20 is plasma-treated in an atmosphere containing at least one type of atom selected from the group consisting of nitrogen, carbon, and boron to form a corresponding nitride layer, carbide layer, and (or ) A boride layer (generally shown as plasma treated layer 21 in the figure) is formed. Here, nitrogen gas, ammonia gas, etc. can be used as the nitriding plasma source. As the carbon plasma source, methane gas, ethane gas, carbon dioxide gas, etc. can be used. Further, as a boron plasma source, borane, diporane, etc. can be used.

上記プラズマ処理は、常温(20℃)ないし約500℃
までの低温で充分おこなうことができる。したがって、
このプラズマ処理時に、基板内11に形成されていた拡
散領域(例えば、ソースおよびドレイン領域12、!3
)の再拡散の問題が生じないばかりでなく、次段の工程
を含め一連の半導体装置作製プロセスを同一反応装置内
でおこなうことが可能となる。熱処理による窒化等では
高温を必要とするため、このような効果は得られない。
The above plasma treatment is carried out at room temperature (20°C) to about 500°C.
It can be carried out at low temperatures up to. therefore,
During this plasma treatment, diffusion regions formed in the substrate 11 (for example, source and drain regions 12, !3
) not only does not cause the problem of re-diffusion, but also makes it possible to perform a series of semiconductor device manufacturing processes including the next step in the same reaction apparatus. Since nitriding or the like by heat treatment requires high temperatures, such an effect cannot be obtained.

さらに、」二記プラズマ処理で形成された窒化物、炭化
物およびホウ化物層は、30ないし40A程度の薄さで
あっても、拡散・反応障壁効果を充分に発揮できるので
、高融点金属層20は、300ないし800A程度の厚
さでも充分である。したがって、加工が容易となるとと
もに、基板上に形成される配線層、絶縁層の平坦化にも
寄与できる。
Furthermore, the nitride, carbide, and boride layers formed by the plasma treatment described in Section 2 can sufficiently exhibit diffusion and reaction barrier effects even if they are as thin as 30 to 40 Å. A thickness of about 300 to 800 Å is sufficient. Therefore, processing becomes easy and it can also contribute to planarization of the wiring layer and insulating layer formed on the substrate.

なお、タングステンやモリブデンを選択気相成長法で形
成して高融点金属層20を形成し、その後室温まで冷却
すると、選択的に形成された高融点金属層20と接続1
7等の側壁との間に高融点金属の収縮によりギャップが
形成される場合がある。−上記プラズマ処理により窒化
物、炭化物あるいはホウ化物を生成させると、このギャ
ップが消失する。これは、窒化物、炭化物あるいはホウ
化物が高融点金属層20のピンホール的な欠陥を埋める
とともに、高融点金属の結晶格子内に入るため、高融点
金属層が膨張するためと考えられる。
Note that when the high melting point metal layer 20 is formed by forming tungsten or molybdenum by a selective vapor deposition method and then cooled to room temperature, the selectively formed high melting point metal layer 20 and the connection 1 are formed.
A gap may be formed between the metal plate 7 and the side wall due to contraction of the high melting point metal. - This gap disappears when nitrides, carbides or borides are generated by the plasma treatment described above. This is thought to be because the nitride, carbide, or boride fills pinhole-like defects in the high melting point metal layer 20 and enters the crystal lattice of the high melting point metal, causing the high melting point metal layer to expand.

しかる後、第1C図に示すように、絶縁膜18上にスパ
ッタ法等により配線金属を被着し1例えば反応性イオン
エツチングを用いたフォトリングラフ法によりパターン
化し、各接続孔17.1Bおよび19を介して層21と
接続する配線層22をそれぞれ形成する。この配線金属
としては、アルミニウム系金属(例えば、アルミニウム
、アルミニウムと銅、チタンまたはシリコン(ただし、
シリコン含有eは共晶温度での飽和濃度未満)との合金
、さらには、タングステン、モリブデン、あるいはメタ
ルリッチのメタルシリサイド等を用いることができる。
Thereafter, as shown in FIG. 1C, a wiring metal is deposited on the insulating film 18 by sputtering or the like, and patterned by, for example, a photolithography method using reactive ion etching, to form each connection hole 17.1B and Wiring layers 22 connected to layer 21 via 19 are respectively formed. This wiring metal may be aluminum-based metal (for example, aluminum, aluminum and copper, titanium or silicon (however,
It is also possible to use an alloy with silicon (e is less than the saturation concentration at the eutectic temperature), furthermore, tungsten, molybdenum, metal-rich metal silicide, or the like.

以下、第1A図ないし第1c図に沿って説明した方法に
よる実施例を記載する。
Hereinafter, an embodiment using the method explained along with FIGS. 1A to 1C will be described.

実施例 1 この実施例では、ヒ素を170OAの深さに拡散させて
形成したソースおよびドレイン領域12.13を有する
p型シリコン基板11を用いた。ゲート絶縁膜!4上に
ゲート電極として、多結晶シリコンを、また絶縁膜15
として、厚さ5000Aの二酸化シリコンを形成した(
第1A図)、各接続孔17.18.19を形成した後、
六フッ化タングステンガスを用いた選択気相成長法によ
り厚さ約30OAのタングステン層20を露出シリコン
上のみに形成した(第1B図)。
Example 1 This example uses a p-type silicon substrate 11 having source and drain regions 12,13 formed by diffusing arsenic to a depth of 170 OA. Gate insulation film! 4 as a gate electrode, and an insulating film 15.
As a result, silicon dioxide with a thickness of 5000A was formed (
1A), after forming each connection hole 17, 18, 19,
A tungsten layer 20 having a thickness of about 30 OA was formed only on the exposed silicon by selective vapor deposition using tungsten hexafluoride gas (FIG. 1B).

しかる後、窒素ガス雰囲気(N2.分 圧 : ITo
rr) テx 3 、56MHzの高周波によりプラズ
マを発生させ、60分間プラズマ第処理ることによりタ
ングステン膜上に厚さ約3OAのタングステン窒化s2
1を形成した(第1B図)。
After that, a nitrogen gas atmosphere (N2.Partial pressure: ITo
rr) Tungsten nitride s2 with a thickness of about 3 OA was formed on the tungsten film by generating plasma using a high frequency of 56 MHz and performing a plasma treatment for 60 minutes.
1 was formed (Figure 1B).

ライで、純度99.999%のアルミニウムターゲット
を用いてスパッタ法によりアルミニウム層を形成し、こ
れを反応性イオンエツチングを用いたフォトリングラフ
法によりパターニングして配線層22を形成した。
An aluminum layer was formed by sputtering using an aluminum target with a purity of 99.999%, and patterned by a photolithographic method using reactive ion etching to form a wiring layer 22.

実施例 2 高融点金属の形成と、層21の形成とを変えた以外は、
実施例1と同様にして、半導体装置を製造した。この実
施例では、高融点金属としてチタンをスパッタ法により
全面に80OAの厚さに形成し、これをバターニングし
た。また、このチタン層を、メタンガス雰囲気(メタン
ガス分圧:0 、 I Torr)で13.56MHz
の高周波によりプラズマ発生させ、10分間プラズマ処
理することによりチタン層上にチタン炭化膜を形成した
Example 2 Except for changing the formation of the high melting point metal and the formation of the layer 21,
A semiconductor device was manufactured in the same manner as in Example 1. In this example, titanium as a high melting point metal was formed on the entire surface by sputtering to a thickness of 80 OA, and this was buttered. In addition, this titanium layer was heated at 13.56 MHz in a methane gas atmosphere (methane gas partial pressure: 0, I Torr).
A titanium carbide film was formed on the titanium layer by generating plasma using high frequency waves and performing plasma treatment for 10 minutes.

実施例1および2で製造した半導体装置を配線のアルミ
ニウムの焼ならしのため450℃で30分!iff熱処
理したところ、接続孔におけるシリコンとアルミニウム
との相互拡散φ反応は認められなかった。
The semiconductor devices manufactured in Examples 1 and 2 were heated to 450°C for 30 minutes to normalize the aluminum wiring! When the IF heat treatment was performed, no interdiffusion φ reaction between silicon and aluminum in the connection hole was observed.

一方、実施例1および2におけるようにプラズマ窒化処
理およびプラズマ炭化処理をおこなわなかった場合、上
記焼ならし時のシリコンとアルミニウムとの反応は著し
く、タングステンまたはチタン層の厚さを300OAと
しても部分的にシリコンとアルミニウムの相互反応が観
察され、配線接続部分におけるコンタクト特性の劣化が
見られた。
On the other hand, when plasma nitriding treatment and plasma carbonization treatment were not performed as in Examples 1 and 2, the reaction between silicon and aluminum during the normalizing process was significant, and even if the thickness of the tungsten or titanium layer was 300 OA, Interaction between silicon and aluminum was observed, and the contact characteristics at the interconnection area deteriorated.

[発明の効果] 以上述べたように、この発明によれば、従来と比較して
、配線と基板との相互拡散・反応をより効果的に防止で
き、半導体装置の性能向上および39計上の自由度の増
大、製造歩留りの向上を達成できる。
[Effects of the Invention] As described above, according to the present invention, mutual diffusion and reaction between the wiring and the substrate can be more effectively prevented than before, and the performance of semiconductor devices can be improved and the freedom of 39 calculations can be improved. It is possible to achieve an increase in efficiency and an improvement in manufacturing yield.

【図面の簡単な説明】[Brief explanation of drawings]

第!A図ないし第tC図は、この発明の半導体装置の製
造方法の一態様を工程順に示す断面図。 11番 17゜ 20・ 21・ ・・基板、15・番φゲート電極、 18、19−・・接続孔、 ・・高融点金属層。 ・・プラズマ処理層、22・・書記線層第1A図
No.! FIGS. A to tC are cross-sectional views showing one embodiment of the method for manufacturing a semiconductor device according to the present invention in the order of steps. No. 11, 17°, 20, 21...Substrate, No. 15, φ gate electrode, 18, 19-... Connection hole,... High melting point metal layer. ...Plasma treatment layer, 22... Writing line layer Fig. 1A

Claims (2)

【特許請求の範囲】[Claims] (1)半導体基板もしくは半導体基板に形成された配線
層に、絶縁膜に形成された接続孔を介して第2の配線層
を接続する工程を含む半導体装置の製造方法であって、
前記半導体基板もしくは半導体基板に形成された配線層
の少なくとも前記接続孔において露出する接続面に高融
点金属膜を形成し、前記高融点金属膜を、窒素、炭素お
よびホウ素からなる群の中から選ばれた少なくとも1種
の原子を含む雰囲気でプラズマ処理し、しかる後このプ
ラズマ処理表面と接触するように前記第2の配線層を形
成することを特徴とする半導体装置の製造方法。
(1) A method for manufacturing a semiconductor device including a step of connecting a second wiring layer to a semiconductor substrate or a wiring layer formed on the semiconductor substrate through a connection hole formed in an insulating film,
A high melting point metal film is formed on at least the connection surface exposed in the connection hole of the semiconductor substrate or a wiring layer formed on the semiconductor substrate, and the high melting point metal film is selected from the group consisting of nitrogen, carbon, and boron. 1. A method for manufacturing a semiconductor device, characterized in that plasma processing is performed in an atmosphere containing at least one type of atom, and then the second wiring layer is formed so as to be in contact with the plasma-treated surface.
(2)前記高融点金属膜を選択気相成長法により形成す
ることを特徴とする請求項1記載の半導体装置の製造方
法。
(2) The method for manufacturing a semiconductor device according to claim 1, wherein the high melting point metal film is formed by selective vapor deposition.
JP7056089A 1989-03-24 1989-03-24 Manufacture of semiconductor device Pending JPH02250354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7056089A JPH02250354A (en) 1989-03-24 1989-03-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7056089A JPH02250354A (en) 1989-03-24 1989-03-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02250354A true JPH02250354A (en) 1990-10-08

Family

ID=13435038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7056089A Pending JPH02250354A (en) 1989-03-24 1989-03-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02250354A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571752A (en) * 1992-07-27 1996-11-05 Sgs-Thomson Microelectronics, Inc. Method of forming a planar contact with a void
JP2022541067A (en) * 2019-09-23 2022-09-21 マイクロン テクノロジー,インク. An integrated assembly having a barrier material between a silicon-containing material and another material that reacts with silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571752A (en) * 1992-07-27 1996-11-05 Sgs-Thomson Microelectronics, Inc. Method of forming a planar contact with a void
JP2022541067A (en) * 2019-09-23 2022-09-21 マイクロン テクノロジー,インク. An integrated assembly having a barrier material between a silicon-containing material and another material that reacts with silicon

Similar Documents

Publication Publication Date Title
JP3129232B2 (en) Method for manufacturing semiconductor device
KR100407684B1 (en) Method of manufacturing a semiconductor device
US6051492A (en) Method of manufacturing a wiring layer in semiconductor device
JP2000082742A (en) Method for forming metal wiring of semiconductor device
JPH09172083A (en) Metal wiring preparation of semiconductor element
JPH1012732A (en) Manufacture of semiconductor device
KR100476482B1 (en) Method For Forming Barrier Metal
JPH10233447A (en) Semiconductor device and its manufacturing method
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JPH02250354A (en) Manufacture of semiconductor device
JPH08186173A (en) Manufacture of semiconductor device
JPH0194657A (en) Electrode and wiring for semiconductor device
JPH02177427A (en) Manufacture of semiconductor device
JP3102555B2 (en) Method for manufacturing semiconductor device
JPH0661181A (en) Method of forming barrier metal
KR20000043060A (en) Method for creating copper metal wiring of semiconductor device
JPS6384154A (en) Manufacture of semiconductor device
JP3206527B2 (en) Method for manufacturing semiconductor device
JPH04320029A (en) Manufacture of semiconductor device
JP2871943B2 (en) Method for manufacturing semiconductor device
KR20040001861A (en) Metal gate electrode and method for fabricating the same
KR100342826B1 (en) Method for forming barrier metal layer of semiconductor device
KR100431309B1 (en) Method for forming metal interconnection in semiconductor device
KR100266871B1 (en) Method of forming barrier in semiconductor device
JPH05129226A (en) Manufacture of semiconductor device