JPH02246505A - Balanced modulating circuit - Google Patents

Balanced modulating circuit

Info

Publication number
JPH02246505A
JPH02246505A JP6802489A JP6802489A JPH02246505A JP H02246505 A JPH02246505 A JP H02246505A JP 6802489 A JP6802489 A JP 6802489A JP 6802489 A JP6802489 A JP 6802489A JP H02246505 A JPH02246505 A JP H02246505A
Authority
JP
Japan
Prior art keywords
output terminal
transistors
differential amplifier
modulated wave
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6802489A
Other languages
Japanese (ja)
Inventor
Masaharu Nasu
那須 正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6802489A priority Critical patent/JPH02246505A/en
Publication of JPH02246505A publication Critical patent/JPH02246505A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)

Abstract

PURPOSE:To output a modulated wave which is not affected by a noise generated when a carrier input signal is switched by providing a differential amplifier circuit and leading the modulated wave after noise removal out of the output terminal of the differential amplifier circuit. CONSTITUTION:The differential amplifier circuit 3 consists of transistors(TR) Q7 and Q8, constant current sources I3 and I4, a load Z3, and a resistance R6. The TR Q7 has its base connected to a connecting circuit 1, its collector connected to a source voltage Vcc, and its emitter grounded through the constant current source I3 and the TR Q8, on the other hand, has its base connected to a connecting circuit 2 and its collector connected to the source voltage Ccc through the resistance R5 and also connected to the output terminal OUT. Then the modulated wave after the noise removal is led out of the output terminal OUT of the differential amplifier circuit 3. Consequently, the switching noise which is generated when the carrier signal is switched is not superposed upon the modulated wave.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、周波数変換等に使用される平衡変調回路に
関し、特に搬送波入力信号の切換時に発生するノイズに
影響されない被変調波を出力する平衡変調回路に関する
ものである。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a balanced modulation circuit used for frequency conversion, etc., and in particular to a balanced modulation circuit that outputs a modulated wave that is not affected by noise generated when switching a carrier wave input signal. This relates to modulation circuits.

〔従来の技術〕[Conventional technology]

第2図は2組の平衡変調器を出力側で極性が反転するよ
うに接続して成る従来の2重平衡形の平衡変調器を示す
。図においてAは変調波入力信号、B及びCは搬送波入
力信号、OUTは被変調出力信号の出力端子、■ は電
源電圧、Q、Q3゜CCI Q4は1組の平衡変調器を構成するトランジスタ、Q、
Q、Q6は他の1組の平衡変調器を構成するトランジス
タであり、トランジスタQ1とQ、Q とQ  、Q 
 とQ6はそれぞれ差動対を成すように接続されている
FIG. 2 shows a conventional double-balanced type balanced modulator which is constructed by connecting two sets of balanced modulators so that their polarities are reversed on the output side. In the figure, A is a modulated wave input signal, B and C are carrier wave input signals, OUT is an output terminal for a modulated output signal, ■ is a power supply voltage, Q, Q3° CCI, Q4 are transistors forming a set of balanced modulators, Q,
Q and Q6 are transistors that constitute another set of balanced modulators, including transistors Q1 and Q, Q and Q, and Q.
and Q6 are connected to form a differential pair.

トランジスタQ は、ベースが抵抗R、定電庄原V を
介し、エミッタが定電流源■1を介し■ 各々接地されている。トランジスタQ2は、ベースが抵
抗R、定電流源v1を介し、エミッタが定電流源■2を
介し各々接地されている。トランジスタQ とQ のエ
ミッタ間には抵抗R3が接続されている。トランジスタ
QIのベースにはコンデンサc1を介し変調波入力信号
Aが与えられる。コンデンサC1は変調波人力信号Aの
直流成分を除去するためのものである。抵抗R,R2、
定電圧源V はトランジスタQ  、Q  から成る差
動対にバイアスを与えるためのものである。
The base of the transistor Q1 is grounded through a resistor R and a constant voltage source V1, and the emitter is grounded through a constant current source 1. The transistor Q2 has a base connected to the resistor R and a constant current source v1, and an emitter connected to the ground through a constant current source 2. A resistor R3 is connected between the emitters of transistors Q 1 and Q 2 . A modulated wave input signal A is applied to the base of the transistor QI via a capacitor c1. The capacitor C1 is for removing the DC component of the modulated wave human input signal A. Resistance R, R2,
The constant voltage source V 1 is for applying a bias to a differential pair consisting of transistors Q 1 and Q 2 .

トランジスタQ3は、ベースに搬送波入力信号Bが与え
られ、コレクタが電源電圧■ccに、エミッタがトラン
ジスタQlのコレクタに各々接続されている。トランジ
スタQ4は、ベースに搬送波入力信号Cが与えられ、コ
レクタが出力端子OUTに、エミッタがトランジスタQ
3のエミッタに各々接続されている。トランジスタQ 
 、Q  は搬送波人力信号B、Cのレベルに応じ交互
に0N10FFする。
The transistor Q3 has a base supplied with the carrier wave input signal B, a collector connected to the power supply voltage cc, and an emitter connected to the collector of the transistor Ql. Transistor Q4 has a carrier wave input signal C applied to its base, a collector connected to the output terminal OUT, and an emitter connected to the transistor Q.
3 emitters, respectively. transistor Q
, Q are alternately set to 0N10FF according to the levels of the carrier wave signals B and C.

トランジスタQ5は、ベースに搬送波入力信号Cが与え
られ、コレクタがトランジスタQ3のコレクタに、エミ
ッタがトランジスタQ2のコレクタに各々接続されてい
る。トランジスタQ6は、ベースに搬送波人力信号Bが
与えられ、コレクタが抵抗Rを介し電源電圧V。0に接
続されるとともに出力端子OUTにも接続され、エミッ
タがトランジスタQ5のエミッタに接続されている。抵
抗Rは、トランジスタQ、Q6に流れる電流により電圧
降下を生じて出力端子OUTの出力レベルを決めるため
のものである。トランジスタQ5、Q6は、搬送波人力
信号B、Cのレベルに応じ交互に0N10FFする。
The transistor Q5 has a base supplied with the carrier wave input signal C, a collector connected to the collector of the transistor Q3, and an emitter connected to the collector of the transistor Q2. The transistor Q6 has a base supplied with the carrier wave input signal B, and a collector supplied with the power supply voltage V through a resistor R. 0 and is also connected to the output terminal OUT, and its emitter is connected to the emitter of the transistor Q5. The resistor R is used to determine the output level of the output terminal OUT by causing a voltage drop due to the current flowing through the transistors Q and Q6. The transistors Q5 and Q6 are alternately turned ON and OFF depending on the levels of the carrier wave signals B and C.

次に動作について説明する。第3図に示すような搬送波
入力信号B、CがトランジスタQ3〜QBのベースに与
えられることにより、トランジスタQ  、Q  およ
びトランジスタQ、Q6から成る2組の差動対において
、搬送波入力信号B。
Next, the operation will be explained. By applying carrier wave input signals B and C as shown in FIG. 3 to the bases of transistors Q3 to QB, carrier wave input signal B is applied to two differential pairs consisting of transistors Q and Q and transistors Q and Q6.

Cの半周期ごとに、トランジスタQ、Q6の組およびト
ランジスタQ 、Q5の組が交互にON。
Every half period of C, the set of transistors Q and Q6 and the set of transistors Q and Q5 are turned on alternately.

OFFを繰り返す。一方、変調波入力信号Aがトランジ
スタQ■のベースに与えられることにより、トランジス
タQ、Q2から成る差動対において、■ トランジスタQ、Q2は逆の関係に導通(すな■ わちトランジスタQ1は変調波入力信号Aの信号レベル
に比例、トランジスタQ2は逆比例して導通)する。出
力端子OUTからの出力信号はトランジスタQ、QBの
コレクタから取出されるので、トランジスタQ  、Q
  がONのとき(搬送波入力信号Cが“H″のとき)
は出力信号はトランジスタQ、Q1を通じて流れる電流
に依存し、トランジスタQ、QBがONのとき(搬送波
人力信号Bが“H”のとき)は出力信号はトランジスタ
Q、Q2を通じて流れる電流に依存する。
Repeat OFF. On the other hand, by applying the modulated wave input signal A to the base of the transistor Q, in the differential pair consisting of the transistors Q and Q2, the transistors Q and Q2 conduct in an inverse relationship (that is, the transistor Q1 becomes The transistor Q2 conducts in proportion to the signal level of the modulated wave input signal A, and the transistor Q2 conducts in inverse proportion to the signal level of the modulated wave input signal A. The output signal from the output terminal OUT is taken out from the collectors of transistors Q and QB, so transistors Q and Q
is ON (when carrier wave input signal C is “H”)
The output signal depends on the current flowing through the transistors Q and Q1, and when the transistors Q and QB are ON (when the carrier wave input signal B is "H"), the output signal depends on the current flowing through the transistors Q and Q2.

したがって出力端子OUTからの出力信号は、変調波入
力信号Aを搬送波入力信号B、Cの半周期ごとに反転し
た被変調波として得られる。
Therefore, the output signal from the output terminal OUT is obtained as a modulated wave obtained by inverting the modulated wave input signal A every half period of the carrier wave input signals B and C.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の平衡変調回路は以上のように構成されており、ト
ランジスタQ  、Q  の組およびトランB ジスタQ 、Q5の組を交互にON、OFFさせること
により変調を行っている。そのため、トランジスタQ、
QBの組がON、OFFするときに生じるスイッチング
ノイズNB (第3図参照)およびトランジスタQ、Q
5の組がON、OFFするときに生じるスイッチングノ
イズNc(第3図参照)と被変調波が重畳されて出力端
子OUTから出力されてしまうという問題点があった。
The conventional balanced modulation circuit is configured as described above, and performs modulation by alternately turning ON and OFF the set of transistors Q 1 and Q 2 and the set of transistors Q and Q 5 of transistor B . Therefore, the transistor Q,
Switching noise NB (see Figure 3) and transistors Q and Q that occur when the set of QB turns on and off
There is a problem in that the switching noise Nc (see FIG. 3) generated when the set No. 5 turns ON and OFF and the modulated wave are superimposed and output from the output terminal OUT.

この発明は上記のような問題点を解消するためになされ
たもので、被変調波に搬送信号の切換え時に発生するス
イッチングノイズが重畳されない平衡変調回路を得るこ
とを目的とする。
The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a balanced modulation circuit in which switching noise generated when switching carrier signals is not superimposed on a modulated wave.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る平衡変調回路は、2組の平衡変調回路を
出力側で極性が反転するように接続してなり、互いに逆
相の被変調波が出力される第1゜第2の出力端子を有す
る2重平衡形の平衡変調回路において、−万人力が第1
の出力端子に、他方人力が第2の出力端子に各々接続さ
れた差動増幅回路を設け、差動増幅回路の出力端子より
ノイズ除去された被変調波を導出するよう構成している
The balanced modulation circuit according to the present invention is constructed by connecting two sets of balanced modulation circuits such that their polarities are reversed on the output side, and having a first output terminal and a second output terminal that output modulated waves having mutually opposite phases. In a double-balanced balanced modulation circuit with - universal power is the first
A differential amplifier circuit is provided at each output terminal of the differential amplifier circuit, and the other terminal is connected to a second output terminal, and the modulated wave from which noise has been removed is derived from the output terminal of the differential amplifier circuit.

〔作用〕[Effect]

この発明における差動増幅回路は、平衡変調回路の第1
.第2の出力端子から出力される互いに逆相の被変調波
を受けて差動増幅動作を行うので、第1.第2の出力端
子からの被変調波に同相のノイズが乗った場合、そのノ
イズは差動増幅回路の同相除去効果により相殺される。
The differential amplifier circuit in this invention is the first one of the balanced modulation circuit.
.. Since the differential amplification operation is performed by receiving the modulated waves outputted from the second output terminal and having mutually opposite phases, the first. When in-phase noise is superimposed on the modulated wave from the second output terminal, the noise is canceled out by the common-mode removal effect of the differential amplifier circuit.

〔実施例〕〔Example〕

第1図はこの発明に係る平衡変調回路の一実施例を示す
回路図である。図において、第2図に示した従来回路と
の相違点は、新たに負荷Z、Z■ 2、エミッタホロワ及びレベルシフト回路よりなる接続
回路1,2及び差動増幅回路3を設けたことである。負
荷Z1はトランジスタQ3のコレクタと電源電圧V。0
の間に接続されている。接続回路1はトランジスタQ3
のコレクタに接続されている。負荷Z は従来回路の抵
抗R4に相当するものであり、トランジスタQ6と電源
電圧V。0との間に接続されている。接続回路2はトラ
ンジスタQ6のコレクタに接続されている。負荷zlは
、トランジスタQ、Q5に流れる電流により電圧降下を
生じて接続回路1への入力レベルを決定するためのもの
であり、負荷z2はトランジスタQ4、Q6に流れる電
流により電圧降下を生じて接続回路2への入力レベルを
決定するためのものである。
FIG. 1 is a circuit diagram showing an embodiment of a balanced modulation circuit according to the present invention. In the figure, the difference from the conventional circuit shown in FIG. 2 is that a connection circuit 1, 2 consisting of loads Z, Z2, an emitter follower and a level shift circuit, and a differential amplifier circuit 3 are newly provided. . The load Z1 is the collector of the transistor Q3 and the power supply voltage V. 0
connected between. Connection circuit 1 is transistor Q3
connected to the collector. The load Z corresponds to the resistor R4 in the conventional circuit, and is connected to the transistor Q6 and the power supply voltage V. 0. Connection circuit 2 is connected to the collector of transistor Q6. The load zl is for determining the input level to the connection circuit 1 by causing a voltage drop due to the current flowing through the transistors Q and Q5, and the load z2 is for determining the input level to the connection circuit 1 by causing a voltage drop due to the current flowing through the transistors Q4 and Q6. This is for determining the input level to the circuit 2.

差動増幅回路3はトランジスタQ、Q8、定電流源I 
 、I  、負荷2 及び抵抗R5より成る。トランジ
スタQ7は、ベースが接続回路1に、コレクタが電源電
圧vccに各々接続され、エミッタが定電流源I3を介
し接地されている。トランジスタQ8は、ベースが接続
回路2に接続され、コレクタが抵抗Rを介し電源電圧V
。0に接続されるとともに、出力端子OUTにも接続さ
れている。抵抗RはトランジスタQ8に流れる電流によ
り電圧降下を生じて出力端子OUTの出力レベルを決め
るためのものである。また、トランジスタQ のエミッ
タは負荷Z3を介しトランジスタQ7のエミッタに接続
されるとともに定電流源■4を介し接地されている。そ
の他の構成は従来回路と同様である。
The differential amplifier circuit 3 includes transistors Q, Q8, and a constant current source I.
, I, load 2 and resistor R5. The transistor Q7 has a base connected to the connection circuit 1, a collector connected to the power supply voltage Vcc, and an emitter connected to the ground via the constant current source I3. The transistor Q8 has a base connected to the connection circuit 2, and a collector connected to the power supply voltage V through a resistor R.
. 0 and is also connected to the output terminal OUT. The resistor R is used to determine the output level of the output terminal OUT by causing a voltage drop due to the current flowing through the transistor Q8. Further, the emitter of the transistor Q is connected to the emitter of the transistor Q7 via a load Z3, and is also grounded via a constant current source 4. The other configurations are the same as the conventional circuit.

次に動作について説明する。第3図に示すのと同様の搬
送波人力信号B、CがトランジスタQ3〜Q6のベース
に与えられると従来と同様搬送波人力信号B、Cの半周
期ごとに、トランジスタQ、Q の組およびトランジス
タQ  、Q  の組が交互にON、OFFを繰り返す
。一方、変調波入力信号AがトランジスタQ1のベース
に与えられることによりトランジスタQ、Q2は従来と
■ 同様、逆の関係に導通する。トランジスタQ7のベース
に与えられる信号は、トランジスタQ4゜Q5がONの
とき(搬送波入力信号Cが“H゛のとき)は、トランジ
スタQ、Q2を通じて流れる電流に依存し、トランジス
タQ  、Q  がONのとき(搬送波入力信号Bが“
H″のとき)はトランジスタQ  、Q  を通じて流
れる電流に依存す3す る。一方、トランジスタQ8のベースに与えられる信号
は、トランジスタQ、Q5がONのときはトランジスタ
Q、Q1を通じて流れる電流に依存し、トランジスタQ
  、Q  がONのときはトランジスタQ  、Q 
 を通じて流れる電流に依存する。上述のようにトラン
ジスタQ  、Q  のベースに与えられる信号は、互
いに逆相となるので、トランジスタQ、Q8のベースに
与えられた信号の差が増幅され出力される。つまり、出
力端子OUTからの出力信号は、図示のように変調波入
力信号Aを搬送波入力信号B、Cの半周期ごとに反転し
た被変調波として得られる。
Next, the operation will be explained. When carrier wave human input signals B and C similar to those shown in FIG. , Q repeats ON and OFF alternately. On the other hand, by applying the modulated wave input signal A to the base of the transistor Q1, the transistors Q and Q2 become conductive in an inverse relationship as in the conventional case. The signal applied to the base of transistor Q7 depends on the current flowing through transistors Q and Q2 when transistors Q4 and Q5 are ON (when carrier wave input signal C is "H"), and when transistors Q and Q are ON. When (carrier input signal B is “
When transistors Q and Q5 are ON, the signal applied to the base of transistor Q8 depends on the current flowing through transistors Q and Q1. , transistor Q
, Q are ON, transistors Q , Q
Depends on the current flowing through. As described above, the signals applied to the bases of transistors Q 1 and Q 2 have opposite phases to each other, so the difference between the signals applied to the bases of transistors Q and Q8 is amplified and output. That is, the output signal from the output terminal OUT is obtained as a modulated wave obtained by inverting the modulated wave input signal A every half period of the carrier wave input signals B and C as shown in the figure.

一方、トランジスタQ、Q5の組とトランプスタQ、Q
6の組の切り換え時に生じるスイッチングノイズN  
、N  はトランジスタQ7゜C Q8のベースに同相で与えられるので、スイッチングノ
イズN、Noは差動増幅回路3の同相除去効果により相
殺され、出力端子OUTには出力されない。その結果、
出力端子OUTに出力される被変調波にスイッチングノ
イズN  、N  が重C 畳されることはない。
On the other hand, the set of transistors Q and Q5 and the transistors Q and Q
Switching noise N generated when switching between sets of 6
, N are applied in the same phase to the bases of the transistors Q7°C and Q8, so the switching noises N and No are canceled by the common mode removal effect of the differential amplifier circuit 3 and are not output to the output terminal OUT. the result,
The switching noises N and N are not superimposed on the modulated wave output to the output terminal OUT.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、平衡変調回路の第1
.第2の出力端子から出力される互いに逆相の被変調波
を受けて差動増幅動作を行う差動増幅回路を設けたので
、第1.第2の出力端子からの被変調波に同相のノイズ
が乗った場合、そのノイズは差動増幅回路の同相除去効
果により相殺され、平衡変調回路の切り換え時に生ずる
スイッチングノイズが被変調波に重畳されることがない
という効果がある。
As described above, according to the present invention, the first
.. Since a differential amplifier circuit is provided which performs a differential amplification operation upon receiving modulated waves having mutually opposite phases outputted from the second output terminal, the first. When in-phase noise is superimposed on the modulated wave from the second output terminal, that noise is canceled out by the common-mode removal effect of the differential amplifier circuit, and the switching noise that occurs when switching the balanced modulation circuit is superimposed on the modulated wave. The effect is that there is no problem.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係る平衡変調回路の一実施例を示す
回路図、第2図は従来の平衡変調回路を示す回路図、第
3図は第2図に示した回路の動作を説明するための図で
ある。 図において、Aは変調波人力信号、B及びCは搬送波入
力信号、OUTは出力端子、3は差動増幅回路である。 なお、各図中同一符号は同一または相当部分を示す。
Fig. 1 is a circuit diagram showing an embodiment of the balanced modulation circuit according to the present invention, Fig. 2 is a circuit diagram showing a conventional balanced modulation circuit, and Fig. 3 explains the operation of the circuit shown in Fig. 2. This is a diagram for In the figure, A is a modulated wave manual signal, B and C are carrier wave input signals, OUT is an output terminal, and 3 is a differential amplifier circuit. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)2組の平衡変調回路を出力側で極性が反転するよ
うに接続してなり、互いに逆相の被変調波が出力される
第1、第2の出力端子を有する2重平衡形の平衡変調回
路において、 一方入力が前記第1の出力端子に、他方入力が前記第2
の出力端子に各々接続された差動増幅回路を設け、前記
差動増幅回路の出力端子よりノイズ除去された被変調波
を導出するようにしたことを特徴とする平衡変調回路。
(1) A double-balanced type consisting of two sets of balanced modulation circuits connected so that the polarities are reversed on the output side, and having first and second output terminals that output modulated waves with opposite phases to each other. In the balanced modulation circuit, one input is connected to the first output terminal, and the other input is connected to the second output terminal.
A balanced modulation circuit characterized in that a differential amplifier circuit is provided, each connected to an output terminal of the differential amplifier circuit, and a modulated wave from which noise has been removed is derived from the output terminal of the differential amplifier circuit.
JP6802489A 1989-03-20 1989-03-20 Balanced modulating circuit Pending JPH02246505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6802489A JPH02246505A (en) 1989-03-20 1989-03-20 Balanced modulating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6802489A JPH02246505A (en) 1989-03-20 1989-03-20 Balanced modulating circuit

Publications (1)

Publication Number Publication Date
JPH02246505A true JPH02246505A (en) 1990-10-02

Family

ID=13361828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6802489A Pending JPH02246505A (en) 1989-03-20 1989-03-20 Balanced modulating circuit

Country Status (1)

Country Link
JP (1) JPH02246505A (en)

Similar Documents

Publication Publication Date Title
JP3429840B2 (en) Four quadrant multiplying circuit and FM receiver having the same
EP0565299A1 (en) Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits
US3027522A (en) Double balanced transistor modulator
US4134076A (en) Pulse width modulated signal amplifier
US4310810A (en) Modulator systems
JPH02246505A (en) Balanced modulating circuit
JPS5928084B2 (en) Demodulation circuit
JP3230702B2 (en) Multiplication circuit
JPS58171105A (en) Amplitude modulator
JPH03192904A (en) Variable frequency oscillator circuit
US4410979A (en) Multiplexed signal receiver
US4278954A (en) Suppressed carrier modulator using differential amplifier
JPH02296408A (en) Differential amplifier circuit
JPS61140210A (en) Signal processing circuit
JPS6149846B2 (en)
JPH0218597Y2 (en)
JP2523988B2 (en) Quadrature detector
JPS6058602B2 (en) Amplified output circuit
JPS6310607B2 (en)
JPH10242764A (en) Mixer circuit
JPS6117371B2 (en)
JPS5929371Y2 (en) Quadrature detection amplifier circuit
JPH10190359A (en) Video removal mixer device
JPH0520005B2 (en)
JPS6223164Y2 (en)