JPS6058602B2 - Amplified output circuit - Google Patents
Amplified output circuitInfo
- Publication number
- JPS6058602B2 JPS6058602B2 JP52146050A JP14605077A JPS6058602B2 JP S6058602 B2 JPS6058602 B2 JP S6058602B2 JP 52146050 A JP52146050 A JP 52146050A JP 14605077 A JP14605077 A JP 14605077A JP S6058602 B2 JPS6058602 B2 JP S6058602B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- amplification
- input
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は増幅出力回路に関し、特に、m゛L(Bri
dged又はBalancedTransformer
less)増幅回路及びデュアル(Dlkll)増幅回
路として兼用できる増幅出力回路を対象とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplification output circuit, and in particular to m゛L (Bri
dged or BalancedTransformer
The target is an amplification output circuit that can be used both as a (less) amplification circuit and a dual (Dlkll) amplification circuit.
BTL増幅回路は、2個の増幅出力回路を用いることに
より、1つの入力信号にもとずいて、その出力端子間に
、互いに逆相の出力信号を得て、この出力端子間に設け
られた負荷を駆動しようとするものである。A BTL amplification circuit uses two amplification output circuits to obtain output signals of mutually opposite phases between their output terminals based on one input signal. It is intended to drive a load.
この回路は、2個の増幅回路を有するものであるため、
これらを分離することにより、2チャンネルの増幅出力
回路として利用できるものである。ところが、m゛L増
幅回路及びデュアル増幅回路として兼用可能な増幅出力
回路をモノリシック集積回路に構成する場合、両者の切
り替えは、外部端子で行なう必要があるため、外付端子
が増大すること等の問題を有する。Since this circuit has two amplifier circuits,
By separating these, it can be used as a two-channel amplification output circuit. However, when configuring an amplification output circuit that can be used as both an mL amplification circuit and a dual amplification circuit in a monolithic integrated circuit, switching between the two must be performed using external terminals, which causes problems such as an increase in the number of external terminals. have a problem
この発明は、外付端子の増加を最小に抑えるとともに、
BTL増幅回路としては、低歪率化のものが得られ、デ
ュアル増幅回路としては、そろつた特性のものが得られ
る増幅出力回路を提供するためになされた。この発明は
、入力回路としての差動増幅回路であつて、その差動対
トランジスタの共通エミッタを外付端子に接続したもの
と、この差動増幅回路の一方の出力を入力とし、増幅し
た出力信号を第1の外付出力端子に供給する第1の増幅
出力回路と、上記差動増幅回路の他方の出力を入力とし
、増幅した出力信号を第2の外付出力端子に供給する第
2の増幅出力回路とによりモノリシック集積’回路に構
成した増幅出力回路を得ようとするものである。This invention minimizes the increase in external terminals and
The BTL amplifier circuit was designed to provide a low distortion factor, and the dual amplifier circuit was designed to provide an amplification output circuit with uniform characteristics. This invention is a differential amplifier circuit as an input circuit, in which the common emitters of the differential pair transistors are connected to an external terminal, and one output of this differential amplifier circuit is input, and the amplified output is a first amplification output circuit that supplies a signal to a first external output terminal; and a second amplification output circuit that receives the other output of the differential amplification circuit and supplies the amplified output signal to a second external output terminal. The present invention attempts to obtain an amplification output circuit configured in a monolithic integrated circuit.
以下、実施例により、この発明を具体的に説明する。Hereinafter, the present invention will be specifically explained with reference to Examples.
へ第1図は、この発明の一実施例を示す回路図である。
この回路は、入力回路としての差動増幅回路2と、この
差動出力をそれぞれ入力とする正相増幅回路3,4とに
より構成される。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
This circuit is composed of a differential amplifier circuit 2 as an input circuit, and positive phase amplifier circuits 3 and 4 each receiving the differential output as an input.
上記差動増幅回路2は、その入力である差動対トランジ
スタQl,Q2のそれぞれのベースを上記各回路を構成
するモノリシック集積回路1の外付端子Pl,P2に接
続する。そして、差動対トランジスタQl,Q2の共通
エミッタ端子は、上記同様に外付端子P3に接続する。
また、上記正相増幅回路2,3のそれぞれ出力端子を外
付端子P4,P5に接続するものとする。なお、モノリ
シック集積回路としての他の端子例えば電源電圧端子、
接地端子等は、省略するものである。The differential amplifier circuit 2 connects the bases of its input differential pair transistors Ql, Q2 to external terminals Pl, P2 of the monolithic integrated circuit 1 constituting each circuit. The common emitter terminals of the differential pair transistors Ql and Q2 are connected to the external terminal P3 in the same manner as described above.
Further, it is assumed that the output terminals of the positive phase amplifier circuits 2 and 3 are connected to external terminals P4 and P5, respectively. In addition, other terminals as a monolithic integrated circuit, such as a power supply voltage terminal,
Ground terminals and the like are omitted.
上述のような増幅出力回路1をBI′L増幅回路として
用いる場合、外部回路として、次のように構成する。When the amplification output circuit 1 as described above is used as a BI'L amplification circuit, the external circuit is configured as follows.
一方の入力端子、例えば外付端子P1に入力信号を印加
して、他方の入力端子P2に所定のバイアス電圧(交流
的に接地する)を与えるとともに、外付端子P5を開放
状態(オープン)とすることにより、この入力回路を差
動増幅回路として動作させる。An input signal is applied to one input terminal, for example, external terminal P1, and a predetermined bias voltage (alternating current grounding) is applied to the other input terminal P2, and external terminal P5 is left open. By doing so, this input circuit is operated as a differential amplifier circuit.
この場合、正相増幅回路3,4の出力端子である外付端
子P4,P5間には、負荷を接続する。これにより、正
相増幅回路3,4は、入力信号に対して、差動増幅回路
2て形成された互いに逆相の信号をそれぞれ増幅して出
力するものてあるため、負荷を互いに逆相の出力て駆動
することとなり、BTL増幅回路を構成することができ
る。一方、上述のような増幅出力回路1をデュアル増幅
回路として用いる場合、外付回路として、次のように構
成する。尚、デュアル増幅回路とは第1図において、第
1入力端子P1の第1入力端子信号を増幅した信号が第
1出力端子P5に伝達され、第2入力端子P2の第2入
力信号を増幅した信号が第2出力出力端子P4に伝達さ
れ、第1入力端子P1から第1出力端子.P5までの信
号伝達と第2入力端子P2から第2出力端子P,までの
信号伝達とが互いに独立して実行される二信号増幅回路
を定義する。In this case, a load is connected between the external terminals P4 and P5, which are the output terminals of the positive phase amplifier circuits 3 and 4. As a result, the positive-phase amplifier circuits 3 and 4 amplify and output signals formed by the differential amplifier circuit 2 that are in opposite phases to each other with respect to the input signal. By outputting and driving, a BTL amplifier circuit can be constructed. On the other hand, when the amplification output circuit 1 as described above is used as a dual amplification circuit, the external circuit is configured as follows. In addition, a dual amplifier circuit is a circuit in which a signal obtained by amplifying the first input terminal signal of the first input terminal P1 is transmitted to the first output terminal P5, and a second input signal of the second input terminal P2 is amplified. A signal is transmitted to the second output terminal P4, and the signal is transmitted from the first input terminal P1 to the first output terminal . A two-signal amplification circuit is defined in which signal transmission up to P5 and signal transmission from the second input terminal P2 to the second output terminal P are performed independently of each other.
従つて、かかるデュアル増幅回路は、ステレオの左チャ
ンネル信号とをそれぞれ独立して増幅す−る際に、利用
されることができる。Therefore, such a dual amplification circuit can be used to independently amplify a stereo left channel signal.
外付端子Pl,P2と、それぞれの増幅回路の入力端子
として用い、これに入力信号を印加し、差動トランジス
タQl,Q2の共通エミッタに接続された外付端子P,
を交流的に接地することにより、この入力回路をエミッ
タ接地の増幅回路として動作させる。External terminals Pl, P2 are used as input terminals of the respective amplifier circuits, input signals are applied thereto, and external terminals P, P2 are connected to the common emitter of the differential transistors Ql, Q2.
By grounding the input circuit in an alternating current manner, this input circuit operates as an emitter-grounded amplifier circuit.
また、正相増幅回路3,4の出力端子である外付端子P
4,P5と交流的接地端子間には、それぞれ負荷を接続
する。これにより、入力回路1は、それぞれエミッタ接
地型増幅回路として動作するため、トランジスタQl,
Q2のコレクタ出力は、互いに無関係にそれぞれの入力
信号を増幅して出力信号を形成す1る。In addition, an external terminal P which is the output terminal of the positive phase amplifier circuits 3 and 4
4. A load is connected between P5 and the AC ground terminal, respectively. As a result, the input circuit 1 operates as a common emitter amplifier circuit, so that the transistors Ql,
The collector output of Q2 amplifies each input signal independently of each other to form an output signal.
したがつて、これらをそれぞれ正相増幅回路3,4を介
して得られた出力信号は、上記それぞれの入力信号に応
じたものとなり、デュアル増幅回路を構成することがで
きる。BTL増幅回路とデュアル増幅回路とを兼用させ
る場合、入力端子、及び出力端子は、それぞれ2個必要
である。Therefore, the output signals obtained from these through the positive phase amplifier circuits 3 and 4 correspond to the respective input signals, and a dual amplifier circuit can be constructed. When a BTL amplifier circuit and a dual amplifier circuit are used, two input terminals and two output terminals are required.
この実施例においては、この他、上記両者の切り替えの
ために、上述のように差動増幅回路2の共通エミッタ端
子を外付端子として設けるものであり、外付端子の増加
としては、1個と最小に抑えることができる。また、前
記実施例回路は、BTL増幅回路として用いる場合、次
のような特長を有する。In addition, in this embodiment, in order to switch between the two, the common emitter terminal of the differential amplifier circuit 2 is provided as an external terminal as described above, and the number of external terminals is increased by one. can be kept to a minimum. Furthermore, the circuit of the embodiment has the following features when used as a BTL amplifier circuit.
一般に、増幅回路の入出力伝達特性は、第2図に示すよ
うに、非直線特性を有する。In general, the input/output transfer characteristics of an amplifier circuit have nonlinear characteristics, as shown in FIG.
正相増幅回路にあつては、実線で示すように、入力信号
の正の半サイクルに対しては伸長され、負の半サイクル
に対しては圧縮されるように出力信号に歪が生ずる。こ
の実施例回路にあつては、正相増幅回路3,4の入力信
号が互いに逆相の信号であるため、その出力も同図実線
及び破線で示すような逆相の信号となり、その差電位が
負荷に印加される。In the case of a positive phase amplifier circuit, as shown by the solid line, distortion occurs in the output signal such that the positive half cycle of the input signal is expanded and the negative half cycle of the input signal is compressed. In this embodiment circuit, since the input signals of the positive phase amplifier circuits 3 and 4 are signals with opposite phases to each other, their outputs also become signals with opposite phases as shown by solid lines and broken lines in the figure, and the difference potential between them is is applied to the load.
したがつて、差動増幅回路2の入力信号が正の半サイク
ルにおいては、増幅回路3で伸長される出力信号(実線
)と、増幅回路4て圧縮される出力信号とが、互いにそ
の歪成分を打ち消すように作用する。また、入力信号が
負の半サイクルにおいても、増幅回路3で圧縮される出
力信号と、増幅回路2で伸長される出力信号とが、互い
にその歪成分を打ち消すように作用する。言い換えれば
、上記増幅回路3,4の出力に生ずる偶数次高調波成分
は、同相信号としてあられれる。Therefore, in the positive half cycle of the input signal of the differential amplifier circuit 2, the output signal expanded by the amplifier circuit 3 (solid line) and the output signal compressed by the amplifier circuit 4 are distorted by each other. It acts to cancel out. Further, even in the negative half cycle of the input signal, the output signal compressed by the amplifier circuit 3 and the output signal expanded by the amplifier circuit 2 act to cancel each other's distortion components. In other words, the even-order harmonic components generated in the outputs of the amplifier circuits 3 and 4 appear as in-phase signals.
このため、上記増幅回路3,4の出力差電圧を出力とす
るBTL増幅回路においては、出力信号として、上記偶
数次高調波による歪を打ち消すことができ、一般に、非
直線性歪のうち、2次高調波成分が最も大きく、これが
打ち消されることにより、BTL回路の出力振幅が2倍
となることと相俟で、歪率の大幅な低減が図られる。ま
た、この実施例回路にあつては、正相増幅回路3,4の
差電圧を出力とするものてあるから、電源変動(電源リ
ップルを含む)等の外乱による出力信号波形への影響が
、同相信号としてあられれるため、出力信号としては打
ち消されて、これらによる出力歪を低減できる。特に、
電源投入時のホップ音を打ち消すこともできる。さらに
、第3図に示すように、互いに逆相の入力信号を形成す
るため、一方の入力側に反転回路5を設けるものとして
BTL増幅回路、あるいは、この反転回路5を省略して
、他方の増幅回路4を逆相増幅回路として、一方の増幅
回路3の出力をそのまま反転して互いに逆相の出力を形
成する形式のBTL回路にあつては、入力信号に対して
、その信号伝達経路が非対称となり、両出力信号間に位
相ズレが生じる等の問題があるが、この点、この実施例
回路に示すように、入力信号に対して、互いに対称の増
幅経路とすることにより、上述の位相ズレによる問題も
解消できる。Therefore, in the BTL amplification circuit that outputs the output voltage difference between the amplification circuits 3 and 4, the distortion caused by the even-order harmonics can be canceled out as an output signal, and generally, two of the nonlinear distortions are The third harmonic component is the largest, and by canceling it, the output amplitude of the BTL circuit is doubled, and the distortion factor is significantly reduced. In addition, in this embodiment circuit, since the output is the difference voltage between the positive phase amplifier circuits 3 and 4, the influence of disturbances such as power supply fluctuations (including power supply ripples) on the output signal waveform is reduced. Since the signals are generated as in-phase signals, they are canceled out as output signals, and output distortion caused by these signals can be reduced. especially,
It can also cancel out the hop sound when the power is turned on. Furthermore, as shown in FIG. 3, in order to form input signals with opposite phases to each other, a BTL amplifier circuit may be used, in which an inversion circuit 5 is provided on one input side, or the inversion circuit 5 may be omitted and the other input signal may be inverted. In a BTL circuit in which the amplifier circuit 4 is a reverse phase amplifier circuit and the output of one amplifier circuit 3 is directly inverted to form outputs having opposite phases, the signal transmission path for the input signal is However, as shown in this example circuit, by making the amplification paths symmetrical with respect to the input signal, the above-mentioned phase difference can be avoided. Problems caused by misalignment can also be resolved.
このことは、デュアル増幅回路として用いる場合にも、
両増幅回路の特性の一致が図られて極めて好都合となる
。This also applies when used as a dual amplifier circuit.
This is very convenient because the characteristics of both amplifier circuits are matched.
特に、モノリシック集積回路にあつては、各素子の特性
のバラツキが、相殺されることとなり、この実施例回路
は、モノリシック集積回路化に適したものということが
できる。In particular, in the case of a monolithic integrated circuit, variations in the characteristics of each element are canceled out, and the circuit of this embodiment can be said to be suitable for monolithic integrated circuit formation.
なお、この実施例回路においては、歪率の観点から、入
力回路2における歪は補正されないが、この回路は、B
TL増幅回路としても、デュアル増幅回路としても、増
幅率を大きく採る必要がなく、差動回路にあつては、入
出力伝達特性が直線性にすぐれていることもあり、この
回路における歪は問題にならない。Note that in this embodiment circuit, the distortion in the input circuit 2 is not corrected from the viewpoint of distortion rate;
Whether it is a TL amplifier circuit or a dual amplifier circuit, there is no need to use a large amplification factor, and in the case of a differential circuit, the input/output transfer characteristics have excellent linearity, so distortion in this circuit is not a problem. do not become.
この発明は前記実施例に限定されず、差動増幅回路2と
しては、差動対トランジスタをPnpトランジスタで構
成するものとしてもよく、また、増幅回路3,4は、共
に逆相増幅回路としてもよい。The present invention is not limited to the above-mentioned embodiments, and the differential amplifier circuit 2 may include a differential pair of transistors made of Pnp transistors, and the amplifier circuits 3 and 4 may both be configured as anti-phase amplifier circuits. good.
ただ、差動増幅回路の出力インピーダンスが大きいので
、インピーダンス整合の観点から、高入力インピーダン
スの正相増幅回路を用いることが好ましい。これらの増
幅回路の具体的回路は、その出力回路をシングル・エン
ド・プッシュプル回路等とするパワー1Cに用いられる
電力増幅回路等何んであつてもよい。However, since the output impedance of the differential amplifier circuit is large, from the viewpoint of impedance matching, it is preferable to use a positive-phase amplifier circuit with a high input impedance. The specific circuits of these amplifier circuits may be any power amplifier circuit used for power 1C whose output circuit is a single-ended push-pull circuit or the like.
第1図は、この発明の一実施例を示す回路図、第2図は
、増力回路の入出力伝達特性図、第3図は、BTL回路
の一例を示す回路図である。
1・・・モノリシック集積回路(増幅出力回路)、2・
・・差動増幅回路(入力回路)、3,4・・・正相増幅
回路、5・・・インバータ回路。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is an input/output transfer characteristic diagram of a booster circuit, and FIG. 3 is a circuit diagram showing an example of a BTL circuit. 1... Monolithic integrated circuit (amplification output circuit), 2...
...Differential amplifier circuit (input circuit), 3, 4... Positive phase amplifier circuit, 5... Inverter circuit.
Claims (1)
ミッタがそれぞれ外付端子に接続された差動増幅回路と
この差動増幅回路と同一のモノリシック集積回路に構成
され、上記差動増幅回路の一方の出力を入力とし、増幅
した出力信号を第1の外付出力端子に供給する第1の増
幅出力回路と、上記差動増幅回路の他方の出力を入力と
し、増幅した出力信号を第2の外付出力端子に供給する
第2の増幅回路とを具備する増幅出力回路であつて、上
記共通エミッタを開放状態とすることにより該増幅出力
回路をBTL動作せしめ上記共通エミッタを交流的に接
地することにより該増幅出力回路をデュアル増幅動作せ
しめることを可能としたことを特徴とする増幅出力回路
。1. A differential amplifier circuit in which the bases and common emitters of the differential pair transistors are respectively connected to external terminals, and a monolithic integrated circuit that is the same as this differential amplifier circuit, and one output of the differential amplifier circuit. a first amplification output circuit which takes as an input and supplies the amplified output signal to a first external output terminal; an amplification output circuit comprising a second amplification circuit for supplying to an output terminal, the amplification output circuit is operated in a BTL manner by opening the common emitter, and by grounding the common emitter in an alternating current manner; An amplification output circuit characterized in that the amplification output circuit is capable of performing dual amplification operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52146050A JPS6058602B2 (en) | 1977-12-07 | 1977-12-07 | Amplified output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52146050A JPS6058602B2 (en) | 1977-12-07 | 1977-12-07 | Amplified output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5478956A JPS5478956A (en) | 1979-06-23 |
JPS6058602B2 true JPS6058602B2 (en) | 1985-12-20 |
Family
ID=15398954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52146050A Expired JPS6058602B2 (en) | 1977-12-07 | 1977-12-07 | Amplified output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6058602B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS568911A (en) * | 1979-07-05 | 1981-01-29 | Toko Inc | Btl amplifier |
JPS5877310A (en) * | 1981-11-02 | 1983-05-10 | Pioneer Electronic Corp | Balanced transformerless amplifier |
JPS58126192U (en) * | 1982-02-18 | 1983-08-27 | 大日機工株式会社 | industrial robot |
-
1977
- 1977-12-07 JP JP52146050A patent/JPS6058602B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5478956A (en) | 1979-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6707337B2 (en) | Self-operating PWM amplifier | |
US6836183B2 (en) | Chireix architecture using low impedance amplifiers | |
US4406990A (en) | Direct coupled DC amplification circuit | |
US4758796A (en) | Bridge amplifier operating from an asymmetrical power supply | |
US4560946A (en) | Power amplifier | |
US3304513A (en) | Differential direct-current amplifier | |
US5508663A (en) | Pulse width modulation amplifier | |
JP3382128B2 (en) | Differential amplifier | |
US6459338B1 (en) | Single loop output common mode feedback circuit for high performance class AB differential amplifier | |
US20020084851A1 (en) | Current feedback operational amplifier | |
EP1039629B1 (en) | An amplifier circuit arrangement | |
JPS6058602B2 (en) | Amplified output circuit | |
US4823094A (en) | Dual-band high-fidelity amplifier | |
EP0730344B1 (en) | Single pole negative feedback for class-D amplifier | |
JP2696986B2 (en) | Low frequency amplifier | |
US6535062B1 (en) | Low noise, low distortion, complementary IF amplifier | |
US4922207A (en) | So-called bridge audio amplifier | |
US4015214A (en) | Push-pull amplifier | |
RU2053592C1 (en) | Amplifier | |
GB2439983A (en) | Frequency compensation for an audio power amplifier | |
US3379986A (en) | Direct coupled transistorized class "b" power amplifier | |
JP3852927B2 (en) | Frequency multiplier | |
JPS6224962B2 (en) | ||
US6281750B1 (en) | Transistor amplifier | |
JPS6338575Y2 (en) |