JPH02246476A

JPH02246476A - Gain control circuit

Info

Publication number: JPH02246476A
Application number: JP6594689A
Authority: JP
Inventors: Masayuki Ozasa; 正之小笹; Tomonobu Kimura; 木村　友信
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-03-20
Filing date: 1989-03-20
Publication date: 1990-10-02
Anticipated expiration: 2013-08-20
Also published as: JP2789474B2

Abstract

PURPOSE:To realize a gain control circuit operable with simple and small sized constitution by providing a pulse width expansion circuit and expanding the time width of a synchronizing signal. CONSTITUTION:A synchronizing separator circuit B extracts a synchronizing signal of a video signal and a pulse width expansion circuit C expands the time width of the synchronizing signal extracted by the synchronizing separator circuit B into nearly twice. Then a control signal inputted from a control signal input terminal 3 and converted by a control circuit E is switched according to an output signal of the pulse width expansion circuit C at a gate circuit D. That is, the control of an amplifier A is released for the expanded synchronizing signal period and the amplifier is operated with a gain according to the output of the control circuit for the other period. Thus, a highly accurate clock and a large sized decoder circuit are not required and a gain control circuit acted accurately with simple constitution is obtained.

Description

【発明の詳細な説明】（産業上の利用分野）本発明は映像機器などの信号処理に適用される利得制御
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a gain control circuit applied to signal processing in video equipment and the like.

（従来の技術）近年、映像機器などの信号処理に利得制御回路が利用さ
れている。(Prior Art) In recent years, gain control circuits have been used for signal processing in video equipment and the like.

第５図は従来の利得制御回路の構成図であり。FIG. 5 is a block diagram of a conventional gain control circuit.

１１は信号入力端、１２は信号出力端、１３は制御信号
入力端、（イ）は増幅器、（ホ）は制御回路、（す）は
水平同期分離回路、（ヌ）は垂直同期分に回路、（ル）
はデコーダ回路、（ヲ）はクロック発生器、（ニ）はゲ
ート回路である。11 is a signal input terminal, 12 is a signal output terminal, 13 is a control signal input terminal, (A) is an amplifier, (E) is a control circuit, (S) is a horizontal synchronization separation circuit, (NU) is a circuit for vertical synchronization. , (le)
is a decoder circuit, (w) is a clock generator, and (d) is a gate circuit.

映像信号において１画面の明暗を調整して行うフェイド
効果等を得る場合、同期信号とクロマバースト信号を残
し、映像区間の信号を利得制御する。したがって、同期
信号とバースト信号とに利得制御を解除するゲートが必
要となる。そのゲート区間を基準クロックと水平同期信
号と垂直同期信号とデコーダとによって設定する。第６
図にＮＴＳＣのテレビ方式の場合の水平掃引区間のゲー
ト設定例を示す。クロックの周波数は１４．３１８１８
ＭＩ＆で、水平同期信号によりリセットされる。この例
は、カウント１２０によりゲートをリセットし、カウン
ト９０６でセットした例である。When obtaining a fade effect or the like by adjusting the brightness and darkness of one screen in a video signal, the synchronization signal and chroma burst signal are left and the signal in the video section is gain controlled. Therefore, a gate for canceling gain control is required for the synchronization signal and the burst signal. The gate section is set by a reference clock, a horizontal synchronization signal, a vertical synchronization signal, and a decoder. 6th
The figure shows an example of gate settings for the horizontal sweep section in the case of the NTSC television system. The clock frequency is 14.31818
It is reset by the horizontal synchronization signal at MI&. In this example, the gate is reset at count 120 and set at count 906.

（発明が解決しようとする課り上記従来の構成では、高精度なりロック発生器と、大規
模なデコーダ回路が必要となる欠点があった・すなわち、第６図に示すように、水晶発振器等によって
１４．３１８１８ＭＨｚのクロックを得なければならな
い。また、デコーダ回路においても、水平同期について
は、９１０のカウントが必要であり、垂直同期について
１フイールドにつき２３８８７５のカウントが必要であ
る。したがって、フエイド効果等の利得制御を行うには
、高精度なりロックと大規模なデコーダ回路によって制
御の時間幅を決定しなければならなかった。(Issues to be Solved by the Invention) The conventional configuration described above has the drawback of requiring a highly accurate lock generator and a large-scale decoder circuit. In other words, as shown in FIG. A clock of 14.31818 MHz must be obtained by 14.31818 MHz. Also, in the decoder circuit, 910 counts are required for horizontal synchronization, and 238875 counts per field are required for vertical synchronization. Therefore, the fade effect In order to perform gain control such as this, it was necessary to determine the control time width using a high-precision polarization lock and a large-scale decoder circuit.

本発明の目的は、従来の欠点を解消し、簡単な構成で正
確に動作する利得制御回路を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the conventional drawbacks and provide a gain control circuit that has a simple configuration and operates accurately.

（課題を解決するための手段）本発明の利得制御回路は、同期信号の時間幅を伸張する
ためのパルス幅伸張回路を備えたものであり、また映像
信号より同期信号を抽出するための同期分離回路と、利
得を調整するための制御回路と、この制御回路の出力の
伝搬を指示するゲート回路と、このゲート回路の出力に
したがって、利得を制御される増幅器とを備えたもので
あり、さらに、パルス幅伸張回路を三角波発生器と波形
整形器と波形合成器とによって構成したものである。(Means for Solving the Problems) The gain control circuit of the present invention includes a pulse width expansion circuit for expanding the time width of a synchronization signal, and also includes a pulse width expansion circuit for expanding the time width of a synchronization signal. It is equipped with a separation circuit, a control circuit for adjusting gain, a gate circuit for instructing the propagation of the output of this control circuit, and an amplifier whose gain is controlled according to the output of this gate circuit, Furthermore, the pulse width expansion circuit is constituted by a triangular wave generator, a waveform shaper, and a waveform synthesizer.

（作　用）上記構成によって、簡易な構成の利得制御回路を得るこ
とができる。(Function) With the above configuration, a gain control circuit with a simple configuration can be obtained.

（実施例）本発明の一実施例を第１図ないし第４図に基づいて説明
する。(Example) An example of the present invention will be described based on FIGS. 1 to 4.

第１図は本発明の利得制御回路の構成を示すものである
。同図において、（イ）は増幅器、（ロ）は同期分離回
路、（ハ）はパルス幅伸張回路、（ニ）はゲート回路、
（ホ）は制御回路、１は信号入力端、２は信号出力端で
あり、３は制御信号入力端である。FIG. 1 shows the configuration of a gain control circuit according to the present invention. In the figure, (a) is an amplifier, (b) is a synchronous separation circuit, (c) is a pulse width expansion circuit, (d) is a gate circuit,
(e) is a control circuit, 1 is a signal input terminal, 2 is a signal output terminal, and 3 is a control signal input terminal.

第２図は、第１図におけるパルス幅伸張回路（ハ）を三
角波発生器（へ）、波形整形器（ト）、および波形合成
器（チ）によって構成したものである。In FIG. 2, the pulse width expansion circuit (c) in FIG. 1 is constructed by a triangular wave generator (f), a waveform shaper (g), and a waveform synthesizer (h).

第１図の信号入力端１より映像信号が入力され。A video signal is input from the signal input terminal 1 in FIG.

同期分離回路（ロ）により、ｂ点では映像信号の同期信
号を抽出する。パルス幅伸張回路（ハ）によって、同期
分離回路（ロ）で抽出された同期信号の時間幅をほぼ２
倍に伸ばす。制御信号入力端３より入力され、制御回路
（ホ）により変換された制御信号をゲート回路（ニ）で
パルス幅伸張回路（ハ）の出力信号に従いオンオフさせ
る。すなわち、伸張された同期イｎ号区間において、増
幅器は制御を解除されて作動する。また、その他の区間
において。The synchronization separation circuit (b) extracts the synchronization signal of the video signal at point b. The pulse width expansion circuit (c) increases the time width of the synchronization signal extracted by the synchronization separation circuit (b) by approximately 2.
Stretch it twice. A control signal input from the control signal input terminal 3 and converted by the control circuit (E) is turned on and off by the gate circuit (D) according to the output signal of the pulse width expansion circuit (C). That is, during the extended synchronous in period, the amplifier operates in an uncontrolled manner. Also, in other sections.

増幅器は制御回路の出力にしたがった利得で作動する。The amplifier operates with a gain according to the output of the control circuit.

次に、第２図により、パルス幅伸張回路について説明す
る。同期信号を三角波発生器（へ）により立下り時間、
立上り時間がほぼ等しい三角波に変換する。その三角波
を波形整形器（ト）により、パルス波に変換する。その
パルス波と同期信号を波形合成器（チ）により、伸張さ
れた同期信号を得ることができる。Next, the pulse width expansion circuit will be explained with reference to FIG. The fall time of the synchronization signal is determined by a triangular wave generator (to),
Converts to a triangular wave with approximately equal rise time. The triangular wave is converted into a pulse wave by a waveform shaper (g). By combining the pulse wave and the synchronization signal with a waveform synthesizer (H), an expanded synchronization signal can be obtained.

第３図に本発明の具体的な回路例を示す、同図において
、トランジスタロ１〜Ｑ、、Ｑ、〜Ｑユ。、抵抗器Ｒ１
〜Ｒ３、電流源１１．Ｌ、電圧源Ｖ、は制御口ｖｔ（ホ
）を構成し、トランジスタＱ、、Ｑ、。FIG. 3 shows a specific circuit example of the present invention. In the figure, transistors 1 to Q, , Q, to Q are shown. , resistor R1
~R3, current source 11. L, voltage source V, constitutes a control port VT(E), and transistors Q, ,Q,.

Ｑ　Ｉ　Ｌ〜Ｑ１１．抵抗器Ｒ４〜Ｒ７，電流源工、〜
工８、電圧源ｖ２は増幅器（イ）を構成し、トランジス
タＱ１４〜Ｑｔ０、抵抗器Ｒ８〜Ｒ１゜、電流源Ｉ、、
Ｉ、、電圧源Ｖ、は同期分離回路（ロ）を構成し、トラ
ンジスタＱｔ１〜０２ｇ、コンデンサＣ工は三角波発生
器（へ）を構成し、トランジスタＱ　２　ｓ〜Ｑ、。、
抵抗器Ｒ□１〜Ｒ１１、電流源Ｉ、、　Ｉ、は波形整形
器（ト）を構成し、トランジスタ０２ｇｌ　Ｑ１０、抵
抗器Ｒ１゜。Q I L ~ Q11. Resistors R4 to R7, current source, ~
8. Voltage source v2 constitutes an amplifier (a), transistors Q14 to Qt0, resistors R8 to R1°, current source I,...
I, voltage source V constitute a synchronous separation circuit (b), transistors Qt1-02g and capacitor C constitute a triangular wave generator (b), and transistors Q2s-Q,. ,
Resistors R□1 to R11, current sources I,, I, constitute a waveform shaper (G), transistors 02gl Q10, and resistor R1°.

Ｒ□、は波形合成器（チ）とゲート回路（ニ）を構成し
ている。R□ constitutes a waveform synthesizer (H) and a gate circuit (D).

ＮＴＳＣテレビジョン方式を例に、水平掃引区間でのゲ
ート区間を算出する。ＮＴＳＣテレビジョン方式におい
て、水平同期信号区間：　　４．７６μｓｅｃ、バックポー
チ（水平同期信号の立上りから映像信号の始めまで）：
４．７６μｓｅｃ、クロマバースト信号（色の基準信号
の終りから映像信号の始めまで）：　　１．９６μｓｅ
ｃ、である。したがって、ゲート区間Ｔは、水平同期信
号の立上りより７．５６μｓｅｃから９．５２μｓｅｃ
までの間である。すなわち、７．５６＜　Ｔ　＜９．５２　Ｃｔｔ　５ｅｃｌ　　　
　　　−−（１）である。このゲート幅を水平同期信号
に同期して得れば、映像信号の利得制御が可能となる。Taking the NTSC television system as an example, calculate the gate section in the horizontal sweep section. In the NTSC television system, horizontal synchronization signal period: 4.76μsec, back porch (from the rise of the horizontal synchronization signal to the beginning of the video signal):
4.76μsec, chroma burst signal (from the end of the color reference signal to the beginning of the video signal): 1.96μsec
c. Therefore, the gate period T is 7.56 μsec to 9.52 μsec from the rising edge of the horizontal synchronization signal.
Until then. That is, 7.56< T <9.52 Ctt 5ecl
--(1). If this gate width is obtained in synchronization with the horizontal synchronization signal, it becomes possible to control the gain of the video signal.

第３図の回路において決定されるゲート区間を計算する
。三角波の時間幅は同期信号の２倍である。波形整形器
（ト）のスレッショルドレベル、すなわち、トランジス
タＱ２９のベース電圧Ｂ１ｇと三角波の傾きｖ、Ｒによ
って、ゲートの立上るときが決定される。すなわち、三角波の電圧Ｖ、１．は、水平同期区間：ｖｏ、＝ｖ□、−ｖ□Ｔ・・・・・・（
２）パルス幅伸張区間：　Ｖｉｚｅ　＝　Ｖ＊−ｓ”Ｖ
ｖｓ＋（Ｔ−２Ｔ’＋ｇ）・・・・・・（３）時間幅である。スレッショルドはトランジスタＱ２．の
ベース電圧Ｖ□、を求める。Calculate the gate interval determined in the circuit of FIG. The time width of the triangular wave is twice that of the synchronization signal. The rise time of the gate is determined by the threshold level of the waveform shaper (g), that is, the base voltage B1g of the transistor Q29 and the slopes v and R of the triangular wave. That is, the triangular wave voltage V, 1. is, Horizontal synchronization interval: vo, = v□, -v□T... (
2) Pulse width expansion section: Vize = V*-s”V
vs+(T-2T'+g)...(3) This is the time width. The threshold is transistor Q2. Find the base voltage V□.

また、トランジスタＱ。のエミッタ電圧は。Also, transistor Q. The emitter voltage of is.

となる。becomes.

Ｖｍ＊＊＝Ｖ口、となるとき、Ｔは。When Vm**=V mouth, T is.

＋Ｖ□ｉｓ＋Ｖｖｉ（Ｔ　　２ＴＭ）二二で、Ｒ１，＝１にΩ Ｒ１□＋Ｒ□、＋Ｒ工、＝１０にΩ Ｔ、１　＝４．７６　μ５ｅｃＶ　ｃｃ　”　５　、　ＯＶＣ，＝１００ｐＦＩｓ　＝５０μＡ　とすると、Ｔ＝８．５２ｕｓｅｃとなり１条件（１）を満たし、映
像信号の利得制御が可能となる。また、垂直掃引区間に
おいて、等化信号、垂直同期信号に対しても、制掬が解
除されるので問題なく動作する。+V□is+Vvi(T2TM) 22, Ω to R1, = 1 R1□+R□, +R, = 10Ω T, 1 = 4.76 μ5ec V cc ” 5, OV C, = 100pF Is = 50μA Then, T = 8.52 usec, which satisfies condition (1) and enables gain control of the video signal.Also, in the vertical sweep section, the suppression is also released for the equalization signal and vertical synchronization signal. It works without any problems.

このように、パルス幅を伸張することにより、簡単に映
像信号の利得制御が行える。By expanding the pulse width in this way, the gain of the video signal can be easily controlled.

第４図にａ点〜ｈ点の信号波形の例を示す、ただし、第
３図のｄ点、ｅ点は電流波形で、他は電圧波形である。FIG. 4 shows an example of signal waveforms from points a to h. However, points d and e in FIG. 3 are current waveforms, and the others are voltage waveforms.

（発明の効果）本発明によれば、同期信号の時間幅を伸張することによ
り、簡易でかつ、小規模な構成で動作可能な利得制御回
路を実現することができ、その実用上の効果は大である
。(Effects of the Invention) According to the present invention, by extending the time width of the synchronization signal, it is possible to realize a gain control circuit that is simple and operable with a small-scale configuration, and the practical effects thereof are as follows. It's large.

[Brief explanation of drawings]

第１図、第２図は本発明の実施例における利得制御回路
の構成図、第３図は本発明の一実施例における利得制御
回路の回路図、第４図は同各点における信号波形図、第
５図は従来の利得制御回路の構成図、第６図は従来の利
得制御回路の各点における信号波形図である。１　・・・信号入力端、２・・・信号出力端、３　・・
・制御信号入力、４・・・電源印加端。（イ）・・・増幅器、（ロ）・・・同期分離回路、（ハ
）・・・パルス幅伸張回路、（ニ）・・・ゲート回路、
（ホ）・・・制御回路、（へ）・・・三角波発生器、（
ト）・・・波形整形器、（チ）・・・波形合成器。特許出願人　松下電器産業株式会社第図ａ第図Figures 1 and 2 are block diagrams of a gain control circuit in an embodiment of the present invention, Figure 3 is a circuit diagram of a gain control circuit in an embodiment of the present invention, and Figure 4 is a signal waveform diagram at each point. , FIG. 5 is a block diagram of a conventional gain control circuit, and FIG. 6 is a signal waveform diagram at each point of the conventional gain control circuit. 1...Signal input end, 2...Signal output end, 3...
- Control signal input, 4...Power supply terminal. (A)...Amplifier, (B)...Synchronization separation circuit, (C)...Pulse width expansion circuit, (D)...Gate circuit,
(E)...Control circuit, (F)...Triangle wave generator, (
G)...Waveform shaper, (H)...Waveform synthesizer. Patent applicant Matsushita Electric Industrial Co., Ltd. Figure a Figure

Claims

[Claims]

(1) A gain control circuit characterized by comprising a pulse width expansion circuit for expanding the time width of a synchronization signal.

(2) a synchronization separation circuit for extracting a synchronization signal from a video signal; a control circuit for adjusting gain; a gate circuit for instructing propagation of the output of the control circuit; and a gain adjustment circuit for controlling the output of the gate circuit. 2. The gain control circuit according to claim 1, further comprising an amplifier that is controlled.

(3) The gain control circuit according to claim (1), wherein the pulse width expansion circuit is constituted by a triangular wave generator, a waveform shaper, and a waveform synthesizer.