JPH0224422B2 - - Google Patents

Info

Publication number
JPH0224422B2
JPH0224422B2 JP57220096A JP22009682A JPH0224422B2 JP H0224422 B2 JPH0224422 B2 JP H0224422B2 JP 57220096 A JP57220096 A JP 57220096A JP 22009682 A JP22009682 A JP 22009682A JP H0224422 B2 JPH0224422 B2 JP H0224422B2
Authority
JP
Japan
Prior art keywords
circuit
packet
pcm
packet switching
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57220096A
Other languages
English (en)
Other versions
JPS59111442A (ja
Inventor
Kyoshi Abe
Yoshitsugu Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22009682A priority Critical patent/JPS59111442A/ja
Publication of JPS59111442A publication Critical patent/JPS59111442A/ja
Publication of JPH0224422B2 publication Critical patent/JPH0224422B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/43Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタル通信方式によるローカルエ
リアネツトワーク方式に関する。特に、複数のノ
ードステーシヨンをループ状の伝送路で接続し、
共通の伝送路を介して、回線交換によるデータ通
信およびパケツト交換によるデータ通信を時分割
的に伝送するハイブリツド型のローカルエリアネ
ツトワーク方式に関する。
〔従来の技術〕
従来のハイブリツド型ローカルエリアネツトワ
ーク方式のループ伝送路は回線交換のために特定
のフレーム構成を持つ多重伝送路である。したが
つて、ループ上のタイムスロツト管理のためにフ
レーム同期をとる必要がある。このため本来回線
交換系に同期する必要のないパケツト交換系も、
同期して伝送しなければならない欠点がある。ま
たこの種のハイブリツド型ローカルエリアネツト
ワークにおいては、収容する端末の種類および数
等の構成変化、すなわち使用条件により回線交換
およびパケツト交換に収容を要求される回線数が
変わることが考えられ、このとき従来の方式のよ
うにループ伝送路容量の割付が固定のままでは伝
送路の伝送効率が低くなるなどの欠点があつた。
このため、回線交換装置およびパケツト交換装
置をもちデータ伝送を行う複数のノードステーシ
ヨンと、回線交換チヤネル用タイムスロツトとパ
ケツト交換チヤネル用タイムスロツトを管理制御
するコントロールステーシヨンとがループ状伝送
路に接続されたローカルエリアネツトワーク方式
において、コントロールステーシヨンは各ノード
ステーシヨンからの回線交換チヤネル用タイムス
ロツトの使用要求に応じてそのタイムスロツトの
増減を行い、要求のあつた回線交換チヤネル用タ
イムスロツトの割当を行つて、端末の種類や数等
の変化に対応しかつ回線効率を上げる技術が提案
されている(特開昭56−112158号公報)。
〔発明が解決しようとする課題〕
しかし、この技術は、回線交換チヤネル用タイ
ムスロツトとパケツト交換チヤネル用タイムスロ
ツトとのフレームを同期して使用する必要があ
り、パケツト交換と回線交換との回線の増減が生
じた場合には対応できない問題があつた。
本発明はこのハイブリツド型ローカルエリアネ
ツトワークのパケツト交換と回線交換とを分離し
ながら回線数の増加の要請に対応しその回線交換
容量およびパケツト交換容量を可変にして伝送効
率を向上させることができるローカルエリアネツ
トワークを提供することを目的とする。
〔課題を解決するための手段〕
本発明は、回線交換装置およびパケツト交換装
置を備えた複数のノードステーシヨンがループ状
のデイジタル伝送路により結合され、上記回線交
換装置およびパケツト交換装置の伝送容量は、上
記デイジタル伝送路のM個のPCMフレームのう
ちN個をパケツト交換用に、残りを回線交換用に
可変に割当てられるハイブリツド型ローカルエリ
アネツトワークにおいて、 上記各ノードステーシヨンのパケツト交換装置
の入出力インタフエースには、パケツト交換に使
用されるN個のPCMフレームをPCMフレーム伝
送速度のN倍のクロツク信号によりN倍のシリア
ル信号に多重化するデータ入力回路と、シリアル
信号をPCMフレーム伝送速度のN倍のクロツク
信号によりN個のPCMフレームに多重分離を行
うデータ出力回路とを備えたことを特徴とする。
〔実施例〕
次に添付図面を参照して本発明の実施例につい
て説明する。
第1図は本発明のローカルエリアネツトワーク
方式のネツトワーク構成を示す構成図である。
図において、本発明のハイブリツド型ローカル
エリアネツトワーク方式は、それぞれのノードス
テーシヨン1,2,3,…nには回線交換装置お
よびパケツト交換装置を有するとともに、特にセ
ントラルノードステーシヨン1には、回線交換用
タイムスロツト割当管理およびネツトワークシス
テム管理機能をかね備え、かつ回線交換用非パケ
ツトモード端末1a、パケツトモードデータ端末
1b、システム監視装置1cが接続される。ノー
ドステーシヨン2,3…nはループ状に結合する
高速のループ伝送路LPにより直列に接続される。
これらのノードステーシヨンにはそれぞれフアク
シミリ端末、電話機やデータ端末などの回線交換
用非パケツトモード端末2a,3a,…na、お
よびコンピユータなどのパケツトモードデータ端
末2b,3b…nbが接続される。
第2図は、ノードステーシヨン2の詳細構成図
を示す。第2図におけるノードステーシヨン2
は、ループ伝送路LPが光フアイバケーブルであ
り、その光信号を電気信号に変換する光電気信号
変換器11と、電気信号を光信号に変換する電気
光信号変換器12とが対向して設けられる。その
間に、ループ伝送路LPからの時分割多重された
高速の入力信号をM(本)の低速の時分割多重信
号線15に分離する分離回路13と、またこのM
(本)の低速な時分割多重信号線16をさらに1
本の多重信号出力とする多重回路14と回線交換
装置17と、パケツト交換装置18とを含む。
この実施例で示す低速の時分割多重信号線1
5,16はビツトレート1.544Mb/sのPCM多
重伝送路であり、この信号線20本(M=20)を多
重した 1.544M×20=30.88Mb/s のデータビツトレートでループ伝送路上を転送す
る構成をとつている。時分割多重信号線15,1
6は音声用24チヤンネルが基本フレーム(PCM
フレーム)8kHzに多重化された多重化構成をと
り、データ通信用チヤンネルとしてPCMフレー
ムの1/20すなわち 8kHz/20=400Hz のデータ用マルチフレーム構成をとつている。
ここで各々のノードステーシヨンの回線交換装
置17は、このローカルエリアネツトワークがす
べて回線交換モードで処理される端末を収容する
場合は、PCMフレームM(個)すべてを用いて、
セントラルノードステーシヨン1のタイムスロツ
ト管理のもとで回線交換処理ができる。しかし、
回線交換機能およびパケツト交換機能を兼ね備え
たハイブリツド型ローカルエリアネツトワークに
おいては、前記回線交換モード処理端末(1〜
n)aとパケツト交換モード処理端末(1〜n)
bが収容され、それぞれの収容数はその使用シス
テム条件または環境により異なる数に設定するこ
とができる。
本発明の方式においてはネツトワークの使用条
件によりM(個)のPCMフレームから所要のN
(個)のPCMフレーム15bをパケツト交換用
に、残り(M−N)(個)のPCMフレーム15a
を回線交換用に割当てる。各々のノードステーシ
ヨンの回線交換装置17は、上記(M−N)(個)
のPCMフレームを使用して回線交換処理をする。
またセントラルノードステーシヨン1は、(M−
N)(個)のPCMフレームにつき回線交換用タイ
ムスロツト管理をする。パケツト交換用に割当て
られたN(個)のPCMフレームについては、
PCMフレーム単位で割当てられているために、
セントラルノードステーシヨン1にてタイムスロ
ツト管理する必要がない。
次にN(個)のPCMフレームを割当てられたパ
ケツト交換装置18の方式について説明する。ル
ープ状伝送路LPで結合される第2図のパケツト
交換装置18は、前記ノードステーシヨン間での
パケツト転送方式としては、「トークン」
(implicit token−passing)と呼ばれる「送信権
を示すパケツト」を受信したノードステーシヨン
だけが情報を乗せたパケツトを上記ループ上に送
信できるいわゆる「トークン制御」の方式が採ら
れている。従来方式では、このループ上の転送速
度(ビツトレート)はある特定の固定速度で転送
する。これに対して本発明では、使用ネツトワー
クの条件によつて、パケツト交換に使用する
PCMフレームの多重化または多重分離用クロツ
ク信号の信号速度をパケツト交換のPCMフレー
ム容量に対応して可変とすることにより、このハ
イブリツド型ネツトワークの回線交換およびパケ
ツト交換の収容処理容量を制御することができ
る。
第3図は、本発明実施例方式のループ伝送速度
を可変にするためのパケツト交換装置18のデー
タ入力回路の構成図である。また第4図は同じく
出力付加回路の構成図である。
第3図において、データ入力回路は、PCMフ
レーム入力信号線15M(本)から特定のN(個)
のPCMフレームを多重する多重回路20にカウ
ンタ22の出力が結合される。このカウンタ22
をN進カウンタとして動作させるための任意かつ
所要のN値を保持する回路23のほかインバー
タ、F/F等が接続される。このN(個)のPCM
フレームはN倍に多重された1本の入力データ信
号線21となる。カウンタ22はPCMフレーム
のN倍のクロツクでカウントされるようにクロツ
ク信号の速度も可変にされる。
第4図において、データ出力回路はN値設定回
路33が結合するN進カウンタ32を入力とする
分離回路31から1本のデータ信号ビツト列を任
意のN(個)のPCMフレームの信号線16に分離
する回路である。またパケツト交換装置のループ
伝送路インタフエースでは任意Nの値により、
PCMフレーム速度(ビツトレート)のN倍の速
度のクロツクで動作するようになつていて、動作
のクロツクが所要のNの値により変化する方式を
とる。このようにループ伝送路インタフエース部
の動作クロツクを可変とし、第3図、第4図に示
す入出力回路を付加することにより、従来のパケ
ツト交換装置を転送速度可変の構成とすることが
できる。
パケツト用伝送路は、回線交換用とは独立のN
(個)のPCMフレームが割当てられているため
に、パケツト伝送路としては元来フレーム構成や
フレーム同期をとる必要がないことから、セント
ラルノードステーシヨン1にて、容易に特定のN
(個)のフレームにつき同期遅延を除去する方法
等が適用できる。
〔発明の効果〕
本発明は、以上説明したように、ループ伝送路
上の回線交換およびパケツト交換用伝送容量割当
を可変とし、パケツト系交換装置の伝送速度を可
変に設定することができるため、パケツト系伝送
路において回線交換伝送路と分離することにより
フレーム同期などによるループ遅延を解消し、ま
たネツトワークに要求される回線交換容量、パケ
ツト交換容量増加要請に対応できるので、伝送路
の伝送効率を向上することができる。
【図面の簡単な説明】
第1図は本発明の実施例を示す構成図。第2図
は本発明の実施例の一部分のブロツク構成図。第
3図は第2図のパケツト交換装置入力回路のブロ
ツク構成図。第4図は第2図のパケツト交換装置
出力回路のブロツク構成図。 1……セントラルノードステーシヨン、2,3
…n……ノードステーシヨン、1a,2a,3
a,na……回線交換用非パケツト端末、1b,
2b,3b…nb……パケツトモードデータ端末、
1c……システム監視装置、11……光電気信号
変換器、12……電気光信号変換器、13,31
……入力信号分離回路、14,20……多重回
路、17……回線交換装置、18……パケツト交
換装置、32……N進カウンタ、33……N値保
持回路、LP……ループ伝送路。

Claims (1)

  1. 【特許請求の範囲】 1 回線交換装置およびパケツト交換装置を備え
    た複数のノードステーシヨンがループ状のデイジ
    タル伝送路により結合され、上記回線交換装置お
    よびパケツト交換装置の伝送容量は、上記デイジ
    タル伝送路のM個のPCMフレームのうちN個を
    パケツト交換用に、残りを回線交換用に可変に割
    当てられるハイブリツド型ローカルエリアネツト
    ワークにおいて、 上記各ノードステーシヨンのパケツト交換装置
    の入出力インタフエースには、 パケツト交換に使用されるN個のPCMフレー
    ムをPCMフレーム伝送速度のN倍のクロツク信
    号によりN倍のシリアル信号に多重化するデータ
    入力回路と、 シリアル信号をPCMフレーム伝送速度のN倍
    のクロツク信号によりN個のPCMフレームに多
    重分離を行うデータ出力回路と を備えたことを特徴とするローカルエリアネツト
    ワーク方式。
JP22009682A 1982-12-17 1982-12-17 ロ−カルエリアネツトワ−ク方式 Granted JPS59111442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22009682A JPS59111442A (ja) 1982-12-17 1982-12-17 ロ−カルエリアネツトワ−ク方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22009682A JPS59111442A (ja) 1982-12-17 1982-12-17 ロ−カルエリアネツトワ−ク方式

Publications (2)

Publication Number Publication Date
JPS59111442A JPS59111442A (ja) 1984-06-27
JPH0224422B2 true JPH0224422B2 (ja) 1990-05-29

Family

ID=16745857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22009682A Granted JPS59111442A (ja) 1982-12-17 1982-12-17 ロ−カルエリアネツトワ−ク方式

Country Status (1)

Country Link
JP (1) JPS59111442A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159845A (ja) * 1984-12-31 1986-07-19 Nec Corp ル−プ型lanハイブリツド多重化方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112158A (en) * 1980-02-08 1981-09-04 Hitachi Ltd Control method for channel assignment in loop communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112158A (en) * 1980-02-08 1981-09-04 Hitachi Ltd Control method for channel assignment in loop communication system

Also Published As

Publication number Publication date
JPS59111442A (ja) 1984-06-27

Similar Documents

Publication Publication Date Title
JP2615297B2 (ja) リング通信システム
CA1333925C (en) Communication system for forming different networks on the same ring transmission line
US5007070A (en) Service clock recovery circuit
US5050164A (en) Optical customer premises network
JPH0817389B2 (ja) データ伝送方法およびそれに用いるネットワーク
JPH0767099B2 (ja) デイジタル広帯域信号の伝送方法
JPS62189895A (ja) 狭帯域チヤネルを持つ通信網を通じて広帯域通信施設を確立するための方法と装置
EP2127216B1 (en) Bandwidth reuse in multiplexed data stream
US5079763A (en) Customer premises network node access protocol
US20020126688A1 (en) Bitstream management
EP0290769B1 (en) Digital time division multiplex system
US5768265A (en) Duplex signal multiplexing system
JPH0224422B2 (ja)
JP2001103028A (ja) 信号多重方法
JPH07193554A (ja) 多重化装置
JP2001007829A (ja) 光監視チャネル転送装置
JPH02162939A (ja) 光フアイバ通信方式
JP3410576B2 (ja) 光中継器監視システム
JP2667766B2 (ja) ノード間接続方式
US20020126687A1 (en) Bitstream management
Chao et al. H-Bus: an experimental ATM-based optical premises network
JP2967705B2 (ja) フレーム同期方式
WO1998030058A2 (en) Method and apparatus to interconnect two or more cross-connects into a single pcm network
JP3246548B2 (ja) 多重化装置
KR0132954B1 (ko) 링구조하의 1:7 atm 셀분기/결합 다중화기