JPH02239683A - 混成回路基板およびその製造方法 - Google Patents

混成回路基板およびその製造方法

Info

Publication number
JPH02239683A
JPH02239683A JP1060506A JP6050689A JPH02239683A JP H02239683 A JPH02239683 A JP H02239683A JP 1060506 A JP1060506 A JP 1060506A JP 6050689 A JP6050689 A JP 6050689A JP H02239683 A JPH02239683 A JP H02239683A
Authority
JP
Japan
Prior art keywords
film
resistor
base material
circuit board
hybrid circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1060506A
Other languages
English (en)
Other versions
JP2764734B2 (ja
Inventor
Motohiro Kita
喜多 源弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP1060506A priority Critical patent/JP2764734B2/ja
Publication of JPH02239683A publication Critical patent/JPH02239683A/ja
Application granted granted Critical
Publication of JP2764734B2 publication Critical patent/JP2764734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
く発明の分野〉 この発明は電子部品の高密度実装に適用される混成回路
基板およびその製造方法に関するものである。 く従来の技術〉 電子部品の実装方法として、従来、概ねつぎの2つのも
のがある。 第1の方法は、電子部品が装着される印刷基扱を単に配
線基根としたもので、電子部品の占有面積に対して配線
に必要とする表面比を圧縮するために、両面実装等で高
密度実装化を図っている。 上記電子部品の小形化が推進される現状では、上記印刷
配線基板上での電子部品の占有面積が小さくなり、配線
に必要とする面積との比率を圧縮するために、導体パタ
ーン幅を小さくしたりする等の方策を進めている。これ
により,電子機器のある程度の小形化に対応できるうえ
、電子回路における信号伝達の遅延を抑制することも可
能となっている。 第2の方法は,たとえばアナログ・デイジタル混在回路
のように能動素子の周辺に抵抗体やコンデンサ等の受動
素子を多数必要とする回路に適用されて、印刷回路基扱
におけるパターンに抵抗体を内蔵させるようにしたもの
である。すなわち,この抵抗体内蔵形の印刷回路基根は
、粗化された銅箔の主面にNi合金をめっきした後、こ
れに絶縁性合成樹脂製基材との密着性を向上させるため
に特殊処理を施こし、ついで通常の銅箔積層板と同じ方
法で基板を製造し、この後、2段のフォトエッチングで
基材に所定の抵抗値の抵抗体を形成することにより、製
造される。この方法は、印刷回路基板に抵抗体を内蔵さ
せるので、抵抗体配置空間が省け、抵抗体の回路網を他
の素子に最短距離で接続できる等の効果を得ることがで
きる.しかるに、上記2つの方法においては、以下のよ
うな問題点がある。 まず、第1の方法においては,印刷配線基板のパターン
加工技術と,このパターン上の電極と電子部品との接続
技術の改善があっても、実装密度の高密化にも限界があ
る。すなわち、印刷配線基板のパターン幅(60μm)
をさらに細くすると、パターンの切れ等が発生するおそ
れがあり、厳密な管理や検査が必要となる。さらに,上
記接続部分についても、隣接するものとの間に半田ブリ
ッジ等が形成される確率が高くなり、この部分の手直し
や検査のための手間が必要で、結果的には、コスト高を
招《ことになる。 また、上記第2の方法においては、電子部品と電極との
半田付け接続時の加熱により、抵抗体の加熱前後の抵抗
値変化や高温多湿の環境下での抵抗値変化が大きく、電
子回路の動作の安定化の支障となる。 また,電子回路における受動素子のなかで、抵抗体のみ
をパターンに含ませただけであり、抵抗体とともに回路
網に不可欠なコンデンサについては,表面実装となり、
やはり、大幅な小形化にも限界がある。 く発明の目的〉 この発明は上記従来のものの問題点を解消するためにな
されたもので、比較的簡単な構成で,電子部品の実装密
度の一層の向上が図れ、しかも回路内での安定した特性
が良好に発揮され、信頼性の向丘にも寄与し得る混成回
路基扱およびその製造方法を提供することを目的として
いる。 〈発明の構成と効果〉 この発明に係る混成回路基板は,耐熱性を有する絶縁性
合成樹脂製基材と、上記基材の少なくとも一側面側に接
合して一体化される積層シートとを備え、上記積層シー
トを、金属酸化膜からなる誘電体膜と、上記誘電体膜に
積層された金属薄膜からなる抵抗体膜と、上記誘電体膜
および抵抗体膜の両者を挟む位置に形成された1対の金
属導体層とで構成したものである。 上記絶縁性合成樹詣製基材の上記一側面側と,この基材
に加熱・圧着された別の絶縁性合成樹脂製基材のブリブ
レグとの間に、上記誘電体膜および抵抗体膜を封止する
ようにしてもよい。 また、受動素子を含む回路網の実装面を、絶縁性合成樹
脂製基材との交互の積層関係で複数層に設定してもよい
。 上記混成回路基根の製造方法は,バルブ金属の表面を陽
極酸化して誘電体膜を成膜する手段と、誘電体膜の表面
に金属薄膜からなる抵抗体膜を成膜する手段と、回路網
形成にあたって導体層に選択的に金属のエッチングによ
る除去もし《は金属の酸化による絶縁膜を形成する手段
と,上記誘電体膜.抵抗体膜および導体層からなる積層
シートを上記基材の少なくとも一側面に接合する手段と
を備えたものである。 上記製造方法において、複数のコンデンサの異なる静電
容量値の形成と、このコンデンサに直結する抵抗体の異
なる抵抗値を形成する際,フォトエッチング法によりバ
ルブ金属導体層,Ni合金薄膜およびCu導体層を残留
もしくは除去する面積を,選択エッチングで一括処理す
るようにしてもよい。 上記製造方法において、バルブ会属を圧延にて製箔する
手段と、上記バルブ金属箔を焼鈍処理してその表面に(
100)結晶面を一様に配列させるとともに、エッチン
グにより表面積を拡大する手段とにより、コンデンサの
対向電極面積を拡大させるようにしてもよい。 上記製造方法における誘電体膜の成膜において、陽極酸
化後に半田付け加熱温度を越える温度で熱処理し、熱処
理後に、再び陽極酸化させるようにしてもよい。 上記製造方法における抵抗体膜の成膜において、無電解
めっき後に、半田付け加熱温度を越える温度で熱処理し
てもよい。 上記絶縁膜の形成手段として、陽極酸化法を用いるとよ
い。 この発明によれば,金属酸化膜からなる誘電体膜と、金
属薄膜からなる抵抗体膜および金属導体層からなる積層
シートを絶縁性合成樹脂製基材の少なくとも一側面側に
接合するので、抵抗体のみならずコンデンサも配線パタ
ーン面内に設定でき、高密度実装の推進に対応しやすく
なり,しかも他の素子に対しての効率的な配線による性
能の向上も図ることができる. また、上記基材に別の絶縁性合成樹脂製基材のブリブレ
グを加熱圧着すれば、上記抵抗体やコンデンサが基材層
内に封じ込まれて薄形化であっても耐環境特性を安定化
させることができる。 さらに,受動素子を含む回路網の実装面を複数層に設定
すれば,一層の高密度実装を実現することができる。 また、前記製造方法により,薄膜状の抵抗体およびコン
デンサが高密度に実装されるものを比較的容易に得るこ
とができる。 また,抵抗体およびコンデンサの形成において、バルブ
金属導体層.Ni合金薄膜およびCu導体層の所定部位
をフォトエッチングで選択制御して一括処理すれば、生
産効率が高められる。 さらに、バルブ金属として用いたAl箔の(100)結
晶面をエッチングで見掛け上の表面積を大きくすること
により、高静電量のコンデンサを容易に得ることができ
る。 さらにまた,誘電体膜および抵抗体膜の形成時に,前記
熱処理工程を入れることにより、半田付け前後における
特性変化を少なくすることができる。 また、配線パターン各間の絶縁膜を陽極酸化法で形成す
ることにより、その面が平坦化されて加工時の圧力によ
る断線等の発生が抑制される。 く実施例の説明〉 以下、この発明の一実施例を図面にしたがって説明する
。 第1図はこの発明に係る混成回路基板の一例を示すもの
である。 同図において、11は金属導体層であり、バルブ金属と
しての1つであるAl箔が用いられている。l2はAf
f箔11の表面側に形成された誘電体膜としてのAl2
0,膜である。l3は上記AQ20,膜2の表面に形成
されたNi−Cr合金薄膜で、抵抗体膜を構成している
。l4はNi−Cr合会薄膜l3の表面に形成されたC
uの導体層であり、所定箇所にコンデンサ用の一方の対
向電極25が形成される。 l5は八β箔11の所定箇所に形成されたコンデンサ用
の他方の対向電極である.16は絶縁膜である。 l7は耐熱性を有する絶縁性合成樹脂製基材であり、上
側面には,上記導体層11,14、誘電体膜l2および
抵抗体膜l3からなる積層シートIOにおける上記導体
層11側が接合されている。l8は上記導体層11に形
成された粗面である。 l9は上記絶縁性基材l7の他側面に形成されろ抵抗体
膜で、たとえばNi合金からなる。20は上記基材l7
の他側面に形成されたCuからなる導体層である。2l
は上記抵抗体膜19に形成された粗面、22.23は電
子部品接続用スルーホール導体である。 24.26はそれぞれ上記積層シートIOに形成された
コンデンサおよび抵抗体である。 なお,前記バルブ金属は,周知のように、金属上の酸化
物が一方向に電流を通し、逆方向には、ほとんど電流を
通さない、いわゆる弁作用をもつ金属のことである。こ
の定義に属する金属は、周期律表で軽い順にAj2,T
i,V,Y,Zr,Nb.In.La,Hf,Ta,W
等、■族のa,b,IV族のa,bおよびV族のaに集
中している。 これら金属が整流作用を行なう機構は、金属/酸化物も
しくは酸化物/溶液界面におけるp−n接合の発生に依
るとの見方がされるが、バルブ金属においては、電子伝
導性は小さ《、イオン導電性が主体である。SiやGe
等のように単純な整流作用の機構では説明が難し《、典
型的なバルブ金属は、電液浴中で化成する場合、イオン
電流のみ流れ、電子電流は無視できる程、小さいもので
ある。これを電場の強さという点から見れば、バルブ金
属の酸化物中では強い電場が存在し、他の金属酸化物、
たとえばAgi Ox ,Cut O等の電子伝導性酸
化物中では、それより弱い電場しか存在し得ないことに
なる。 つぎに、上記バルブ金属としてA2を用いた混成回路基
板の要部について説明する。 まず、第2a図に示すように八2箔11の表面を陽極酸
化法でA1*Osの誘電体膜l2を形成する。A.9.
03の比誘電率は8〜10であり、それ程大きな値では
ないが、後述する表面粗化エッチング処理によって表面
積を拡大することが可能であり、また、上記陽極酸化の
化成方法により耐電圧が高く,かつ非常に薄い皮膜を得
ることができる。 導体層l4は誘電体膜12に密着し、かつ凝集性で誘電
体膜l2の亀裂やビンホールに入り込まぬようにする必
要がある。周知のアルミ電解コンデンサは、電解液から
発生する酸素の酸化作用によって自己修復する機能があ
るが、容量温度特性が悪いうえ、薄膜コンデンサとする
ことは難しい。 この点から、導体層l4の下地として,上記誘電体膜l
2の表面に、Ni−Cr合金を密着して成膜し、この薄
膜を抵抗体膜l3とする。これは、後述する無電解めっ
き法により、所定の膜厚に成膜される。Ni−Cr合金
薄膜は面抵抗が100〜300Ω/ m m ’であり
、抵抗温度係数が小さく、経時的にも安定したものが得
られる。上記抵抗体膜l3は、抵抗値によってNi−W
−Pを用いてもよい。 この後、上記抵抗体膜13の表面に、後述する電解めっ
き法により、Cuを厚さ18μmにめっきして導体層l
4を形成する。このCuは純度の高いものを使用するこ
とにより,配線用リードパターンとして利用される。 これにより、Al箔11,Al20s膜12,Ni−C
r合金薄膜l3およびCu層l4からなる積層シ一ト1
0が構成される。 この状態で、第2b図に示すようにAl箔llにおける
所定のコンデンサを要する位置に、所定の静電容量値を
得るに必要な面積をもった部位l5を残して不所望部分
を除去する。この除去のためにエッチング化成液を使用
すると、エッチング化成液で誘電体膜l2であるA 1
2 ! 0 3膜が侵食されるおそれがあり,その場合
、誘電体特性が劣化してコンデンサの特性を損うことに
もなる。 したがって、上記積層シ一ト10を製作した後、八!箔
11における必要な部位15(対向電極)を残して,選
択陽極酸化法により、絶縁膜l6を形成し、隣接する対
向電極15Aとの間を絶縁する。上記誘電体膜l2のA
 I2* O s膜は後述する方法に示すようにアジビ
ン酸塩を用いて陽極酸化するバリア形の皮膜で、AQ箔
11の表面全体を被うものであるが、ここでの絶縁膜1
6はシユウ酸のよりな二塩基酸の溶液で、陽極酸化して
なるボーラス形皮膜である。このボーラス形皮膜は、バ
リア形に比して厚く形成することができ、絶縁耐電圧の
向上が図れるものであり、さらに、対向電極15,絶縁
膜16.隣接する対向電極l5Aの表面の凹凸を平坦化
できる利点もある。 上記選択陽極酸化した積層シートIOは、第2C図に示
す絶縁性合成樹脂製基材l7と接合する。この場合,上
記積層シートIOの陽極酸化面と、Al箔11の裏面側
に形成した粗面l8に接着力を増強する処理を行った後
、上記基材l7のブリブレグ(半硬化状態)の一側面に
加圧して接着する。 一方、第2C図に示すように導体用のCu箔l9にNi
合金をめっきして抵抗体膜20を形成し、さらに抵抗体
膜20の表面を粗化し、この粗面2lを上記基材l7の
ブリブレグの他側面に加圧して接着する。 この後、フォトエッチングにより、所定のコンデンサ2
4と抵抗体26と回路網配線用パターン等を第1図のよ
うに形成す,る。スルーホール導体22.23は、Cu
からなり,導体層14.20間、ならびにコンデンサ2
4の一方の対向電極25に接続される。 上記コンデンサ24の静電容量値は、互に対向する1対
の対向電極15.25の対向面積と、前記誘電体膜l2
の比誘電率と、誘電体膜l2の膜厚とで設定される。 また、第l図の抵抗体26については、前記導体層l4
をフォトエッチングで選択エッチングし、除去部分の幅
Wおよび長さしと、前記Ni一Cr合金薄膜l3のシー
ト抵抗値とから、その抵抗値が設定される。上記選択エ
ッチングでは,CUからなる導体l4をエッチングし、
さらにNi−Crからなる抵抗体膜13をエッチングし
た状態で、コンデンサ24の対向電極25と配線用パタ
ーンを形成し、ついで。上記導体l4のみを選択エッチ
ングして所定の抵抗値の抵抗体26を形成する。 前記スルーホール導体22については,スルーホールラ
ンドの周辺の導体l4とNi−Cr合金の抵抗体膜l3
を選択エッチングで除去してランドを残し、また基材l
7に形成した貫通孔22A(第1図)の内壁にAl箔1
1を露出させ、これに無電解Cuめっきしてコンデンサ
24の一方の対向電極25に電気的に接続する。 前記スルーホール導体23については、スルーホール周
辺のAl箔11をあらかじめ、第2b図に示す選択エッ
チングで十分に絶縁が保てるように除去しておき、通常
のスルーホール形成と同様に、基材l7の貫通孔23A
(第1図)に無電解Cuめっきしてコンデンサ24の他
方の対向電極l9に電気的に接続する。 第3a図および第3b図はそれぞれ前記混成回路基板M
の使用例を示すものである。 すなわち、表面にCu箔27を貼着した絶縁性合成樹脂
製基材28Aのプリブレグと、表面にCU箔29を貼着
した絶縁性合成樹脂製基材28Bのブリプレグとにより
、上記基板Mをサンドイツチ状に挟み込んだものである
。上側の基材28Aには、たとえばIC30,LSI3
1.  トランジスタ(Tr)32,発光ダイオード(
LED)33およびダイ才一ド(Di)34等が装看さ
れている。下側の基材28Bには、たとえばメルフ抵抗
体35.可変抵抗器(VR)36,スイッチ(SW)3
7,コイル38および電解コンデンサ39等が装着され
ている。 上記基材28A,28Bと基板Mとの接合は、真空積層
プレス成形で加圧・加熱し、ブリブレグ17.28A,
28Bの各層間のボイドを排除しながら、該ブリブレグ
を一度溶融状態にして、上記基板Mにおける抵抗体26
やコンデンサ24等を構成する各膜を覆うように封止し
て硬化させ、3者間のプリプレグ17.28A,28B
の境界の隙間がなくなるように一体化する。 従来では、ディスクリート部品の誘電体膜l2,抵抗体
11i13を絶縁性合成樹脂をコーティングしたり、ケ
ースを封止して外部環境変化に対して保護しているが,
上記構成では、上記プリブレグ28A,28B溶融・封
止して一体化させることにより,上記保護機能をもたせ
てある。 上記第3a図および第3b図においては、第1層Stは
、IC30,LSI31. トランジスタ32,発光ダ
イオード33.ダイ才一ド34等の主に能動素子の実装
面として使用してある。また、第4層S4は、第2層S
2および第3層S3に内蔵できないような大消費電力抵
抗体35等の特殊抵抗体,電解コンデンサ39等の高電
圧・大容量コンデンサ.さらには、コイル38等の実装
面として使用されている。さらに、可変抵抗器36やス
イッチ37のような可動部を有するものも、第4層S4
を実装面として使用している。 上記第INS1および第4層S4における電子部品と前
記第2層S2および第3層S3の回路網との配線は、通
常のスルーホール形成方法と、フォトエッチング法とに
よるパターン形成方法で加工処理することができる。ま
た、上記第l層Stおよび第4層S4の電子部品と電極
との接続も通常の半田付けで行なえばよい。ただし、こ
の時の半田付温度で第2層S2および第3層S3に内蔵
された抵抗体26やコンデンサ24の特性に悪影響を与
えないように留意する必要がある。 上記半田付時の加熱温度は、リフロー法を例にして、そ
の温度環境を測定してみると、第4図に示す特性で示さ
れる。この特性から明らかなように加熱に耐えられる温
度は最低250℃である。 第5a図〜第5d図は前記バルブ金属としてTaを用い
た例を示すものである。 ここで使用するTaはクラーク数が40位で高価であり
,しかもAlに比べて化学処理が難しい。しかし、これ
を酸化して生成されたTa.0,の皮膜は、誘電体とし
て比誘電率も25と高く、漏洩電流特性も安定している
。 第5a図において、Cu箔5lの表面に、これとで導体
層50を横成するTa薄膜52をスパッタリング法で形
成する。これは、直流二極スバッタ装置を使用し、陰極
側にTaをターゲットとし,陽極にCu箔5lを配置し
て、両極間1〜7KVの直流電圧を印加して異常ブロー
放電を起こさせる方法がよい。陰極電流密度は、0.1
5〜1.5mA/crri”,ガス圧1−1 0X l
 O−”Torrで、Cu箔5lの表面全面にTa薄膜
52を成膜する。成膜した面を熱処理して結晶組織の配
列を整える。 ついで、第5b図に示すようにTa薄膜52の表面に陽
極酸化して誘電体膜としての”ra,0.膜33を化成
する。この方法は、たとえばリン酸が0.01−1.0
重量%の濃度の水溶液中において,コンデンサの使用定
格電圧の3〜5倍の化成電圧まで定電流制御しながら昇
圧し、所定化成電圧になれば、定電圧制御して、漏洩電
流程度に化成電流が低減するまで化成処理する。 上記Taオ0%の誘電体膜53上に、第5b図のように
前記実施例と同様に、Ni−Cr合金薄膜からなる抵抗
体膜54、ついでCuからなる対向電極用導体層55を
順次形成される。これにより,積層シ一ト10が形成さ
れる。 上記積層シートlOにおいて、第5c図に示すように所
定のコンデンサを要する位置に、所定の静電容量値を設
定するに必要な面積を残して、不所望の部位56をフォ
トエッチング法で除去し、絶縁する面に選択陽極酸化法
により、絶縁膜57を形成し、コンデンサ用対向電極5
8 (59)を隣接する電極を構成するCu箔58Aお
よびTa薄膜59Aに対して選択的に絶縁する.すなわ
ち、これは.まず、コンデンサの対向電極となる所定面
積のCu58を残すように、フォトエッチング法でCu
箔5lの不所望部56を除去する。 ついで、Ta薄膜52を上記面積と同じたけ選択陽極酸
化法で化成して絶縁膜57を形成する。上記選択陽極酸
化の化成は、たとえばCu箔5lを侵食しにくいメタケ
イ酸ナトリウムな化成液として前記と同様の手順で、化
成電圧2000V以上まで陽極酸化する。 上記選択エッチングおよび選択陽極酸化してなる積層シ
ートlOを第5d図に示す絶縁性合成樹脂製基材l7の
ブリブレグと接合する.この時、上記エッチングした面
およびCu箔5lの裏面を粗化した粗面l8に接着力で
増強する処理をしてから、上記積層シートlOを上記ブ
リプレグl7に加圧接着するのは前記と同様である。こ
れにより、コンデンサ用誘電体膜53をTa鵞Os膜と
する混成回路用基材が製作される。 第6a図〜第6図は5バルブ金属としてTiを使用した
ものである。Tiはクラーク数で第lO位にあるものの
、従来、用途が限られていたので、高価となっていたが
、最近では,軽くて強いといった特徴が見直されている
。このTiの固有抵抗は、八β等に比べて大きく、55
Ω・amである。 まず、第6a図に示すCu箔6lの表面に前記と同様に
スパッタリング法で抵抗体膜として,Tif4膜62を
形成する。この薄膜62は、面抵抗を5〜2000Ω/
 c tri”と広範囲にスパッタリング条件で制御す
ることができる。この値がNi−Cr合金では、100
〜300Ω/crdであり,Taでは5〜75Ω/ c
 rtであるから,Tiが抵抗体として自由度が大きい
ことが判る。 ついで、第6b図に示すようにTi薄膜62の表面に陽
極酸化で誘電体膜として、T i O !膜63を形成
する。このT i O *膜63の比誘電率はルチル形
で117もあり、前記TaxOs膜の4倍以上の値であ
る. TiOよ膜63の化成には、炭酸ナトリウムなどの水洟
液を電解液として、陽極酸化を行なうと、高誘電の誘電
体膜を得ることができる。電解液中で陽極酸化は次式の
ように陽極より発生する酸素がT i 6 2と反応し
て表面に酸化物の皮膜が生成される。 Ti”+408−→T i Ox + (Hz O) 
*定電圧法により陽極酸化を行なうと、処理時間が経過
するに従って生成された皮膜のうち、密性が増すため、
電流密度が低下する。 この後,第6c図に示すように対向電極用の導体層64
として、Auもし《はPdを所定の膜厚に成膜する。A
uやPdが選ばれるのは、Ti02膜4lに良好に密着
にし、かつ所定の耐電圧も確保しやすいからである。 上記Cu箔61,Ti薄膜62,TiO*膜63および
導体層64からなる積層シートIOにおける所定のコン
デンサを要する位置に、第6d図に示すように所定の静
電容量値を形成するに必要な面積を残して不所望部分6
5をフォトエッチング法で選択エッチングして除去する
。エッチング後に残った部位64がコンデンサ用対向電
極となる。 上記選択エッチングした積層シートlOは第6e図に示
すように,絶縁性合成樹脂製基材17のブリプレグと接
合される。接合手順は前述したのと同様である。 これにより、コンデンサ用誘電体膜63と抵抗体膜62
とを有する混成回路用基材が第6f図のように形成され
る。これに回路網を形成する手順を以下に説明する。 まず、第6g図に示すようにコンデンサ用対向電極66
を基板表面側の導体層6lに引き上げるためにスルーホ
ール導体67を通常のスルーホール形成手段で形成する
。ついで、第6h図に示すように上記導体層6lの表面
に感光性のドライフイルム68を貼着し、配線用導体間
を絶縁するための加工処理を行なう。コンデンサの他の
対向電極および配線導体として残す箇所に露光し、現像
処理をすることにより、絶縁箇所69に対応するドライ
フイルム68が剥離される。 Cu箔からなる導体層6lがエッチング液で侵食され、
空所70が形成されるが、これはTi薄膜からなる抵抗
体膜62が露出するまで行なわれる。その上で、この抵
抗体膜62の絶縁を要する部分を陽極酸化する。その化
或は,リン酸液にデキストリンを添加した溶液中で、陽
極酸化を行なうと2絶縁耐圧の高い化成ができ、第6h
図のように絶縁膜7lが形成される。 ついで、上記ドライフイルム68を剥離処理した後、第
61図に示すように新にドライフイルム72を貼着し、
所定の箇所に定められた抵抗値の抵抗体を設定する。す
なわち、導体層6lのうち、配線用パターンとして残す
箇所を露光し、現像処理をすることにより、第61図に
示すようにドライフイルム72における抵抗体とする長
さの部位72Aが剥雌される。抵抗値が第1図に示すL
XWで設定されるのは、同様である。 上記剥離する部位72Aに、Cu箔6lのエッチング液
で化成して空所73を形成しながら上記Cu箔6lをエ
ッチング除去し、抵抗体膜62の面が露出するまで続け
る。 この後、上記ドライフイルム72を剥離すると、第6j
図に示すように回路網が形成される。 すなわち、誘電体膜63の一部に対応してコンデンサ7
4が構成され、抵抗体膜62の一部に所望の抵抗体75
が形成され、それぞれの間は所定の配線パターンで配線
されることになる。 つぎに、この発明の混成回路基板の製造方法について、
バルブ金属をAlとしたものを例にして、工程順に詳述
する。 第7a図〜第7c図上記実施例のものの製造工程を概略
的に示すものである. [I).,6m2製箔工程(Nl−N2)まず,第7a
図の工程Nlにおいて、Al地金を熱間圧延した後、冷
間圧延を繰り返してAj2を50μmの厚さに製箔する
が、この過程で八β立方体方位粒は圧延によって変形し
ている。 Alの陽極酸化膜A 12 t O sは比誘電率が7
〜9と他のバルブ金属の酸化膜のそれと比較すると、低
位にあるので,これを補うために表面粗化して面積倍率
を拡大し、コンデンサとしての対向電極面積を、見掛け
上拡大することが知られている。その場合.屯純に面積
を拡大するのみならず、一様に拡大して面積倍率のばら
つきを最少限度に押える必要がある。なぜなら、前記の
ような構成のコンデンサを形成するときに、基板上のど
の位置を選んでコンデンサを形成しようとも、単位面積
当りの静電容量値が一様に確保できることが不可欠であ
るからである。そこで、前記のように圧延時にAJ2結
晶粒が変形している状態では、粗面化しても面積倍率は
低く、また位置によって、その倍率にばらつきが発生す
るので、これを是正する必要がある。Alの結晶組織の
配列を一様に整列するために、つぎのように焼鈍処理を
施こす(工程N2)。 熱間・冷間圧延工程の中間でも、焼鈍処理を行なうが、
とくに重要なことは、工程N2の最終焼鈍の条件である
。最終焼鈍における各1時間の焼鈍温度と結晶(100
)面占有率および単位面積当りの静電容量の関係を第8
図に示す。 第8図に示すように,280℃.1時間焼鈍で、ほぼ再
結晶を完了していることを示している,(100)面占
有率は再結晶以下の焼鈍温度では、ほとんど0%である
が、再結晶とともに急増し、400℃を越えると、ほぼ
90%以上になる。この結晶を後述するエッチングおよ
び陽極酸化を施こした後に、単位面積当りの静電容量値
で評価すると、300℃付近で再結晶に伴う増加があっ
て、400℃以上では(1 00)面占有率はほぼ一定
であるにもかかわらず、静電容量の増加が顕著となり,
560℃以上では、0.4μFZcrdに達している。 この値は面積倍率で約13の値である。 つぎに、第9図に焼鈍時間と静電容量の関係を焼鈍温度
をパラメータとして測定した結果を示す。 静電容量は焼鈍時間とともに変化し、いずれの焼鈍温度
でもl,0〜2.0時間においてピークがみられ、焼鈍
を高温・長時間にするほど静電容量は低下する。この傾
向からここでは、560℃1時間の焼鈍条件が最適で飽
和領域にあり、安定状態となっているので、ばらつきも
少ない。 (11].粗面化処理工程(N3〜N4)前記のように
してAl結晶組織を整列化したAl箔11は、汚染され
た表面をエッチングをするために必要な前処理として、
工程N3において、その両面が清浄な状態にされる。 前処理は、箔11の脱脂もしくは酸化皮膜の除去などを
目的とし、その方法としては、トリクレン洗浄.アルカ
リ洗浄.鉱酸処理をして、最後は水洗処理をする。つい
で、第7a図工程N4において,同一面積で、可及的広
い面積を得るためにAl箔11の表面を凹凸に粗面化す
る処理を施こし、後述する静電容量値の拡大を、面積で
確保する。この粗面化は電気化学エッチング法によって
行なう.エッチング浴は、塩酸などの塩化物水溶液を用
いて、その支配的反応は下記のようであり,液が酸性で
ないときは、加水分解する。 A Q + 3 C 12 − − A Il C 1
2 s + 3 e化学的エッチングと電解エッチング
の併用で粗化面の状態を制御する。コンデンサとして使
用される耐電圧によって電解エッチング条件が異なり、
低電圧用には交流電源,高電圧用には直流電源をそれぞ
れ用いて電解エッチングをする。交流エッチングでは、
面積倍率が40〜60倍確保でき、大容量のコンデンサ
を形成できるが,耐電圧が低く、また直流エッチングで
は面積倍率は10〜13倍程であるが、数1 00Vの
耐電圧を確保できる。
【■】.陽極酸化処理および熱処理工程(N5〜N8) エッチング処理後は,第7a図工程N5に示すようにエ
ッチング時に生成されるAl箔11の表面の粉状のAj
2やエッチング時のCβ−,さらには表面に現われた不
純物を除去するため、硝酸などで純化処理を行ない,つ
いで十分純水洗浄処理を行なってから、直ちに陽極酸化
処理を行なう(工程N6)。 化成液はアジビン酸塩を用い、高純度塩を高純水に溶解
し、重金属塩や塩化物イオン、あるいは塵埃などの固形
物の混入を避けた液を準備する。 化成の総括反応はつぎのようになる。 2Al+3Hz O−Al* Os +6H” +6e
化成法は恒温、定電流密度( l m A / c r
d )でゆつ《りとかきまぜながら化成すると、第lO
図直線OPに示すように電圧が直線的に上昇する。 回路機能からの定格電圧の2倍の電圧V,に達するまで
上昇させ、その電圧に保持すると、酸化皮膜の不完全部
分が修復されて第lO図の線PQのように電流が減少す
るので、ほぼ定常状態になったところで化或は終了であ
る。 前記定常状態になっても残存する電流が漏洩電流(以下
、L,Cと略称する)である。これはイオン電流に起因
するもので、コンデンサとして使用する回路機能上、多
くの障害をもたらす因子であり、極力少ないことが望ま
しく、また少なくなつた状態でも、環境や経時変化によ
って変化が少ないことが望まれる。 この混成回路基板が後工程で劣悪な環境にさらされるの
は該回路基板に電子部品を半田付けする場合等である。 この半田付け時には、第4図に示すように240℃にも
なる。この半田付けの前後でL.Cの変化を少なくする
ためには、この温度以上の温度で熱処理をしてAlSO
S膜l2の結晶化を促進させる必要がある。. L.Cの測定結果を第11図に示す。陽極酸化の化成直
後にL.Cを測定したところ(第lO図のQ点).40
0μ八程度であったが、250℃で10分間加熱した後
、同一化成液中に浸漬して再びvtを印加した場合の5
分後のL.Cは0.1−0.2μ八程度と大幅に減少し
.L.C減少に及ぼす熱処理の効果は顕著であることが
判かる。 熱処理(第7a図工程N7)の後に再化成(第78図工
程N8)するのは、熱処理によってAi * O s膜
l2にク.ランクやボイドが生じ、結晶化することによ
る不都合を解消するためである。 すなわち、この再化或は、皮膜の修復処理である。この
再化成電圧が高すぎたり、時間が長ずざると、上記L.
Cが再び増加するので好まし《ない。 [IV].無電解Ni合金めつき工程(N9〜Nll) 前記陽極酸化の化成後,水洗して無電解Ni合金めつき
を施こす前処理(第7a図工程N9)を行なう。これを
イソブロビルアルコールを用いて超音波洗浄した後、塩
化第1錫による感受化と、塩化パラジウムによる活性化
の2段階前処理を施こす。抵抗体膜としてNi−Cr−
P抵抗体l3を無電解めっき(第7a図工程NIO)す
る場合は、Ni−Pめつき液(日本カニゼン製ブルーシ
ューマー)に塩化クロムと次亜リン酸ナトリウムを添加
した化成液に、前記Al80,膜l2のAl箔11を浸
漬してNi−Cr抵抗膜l3を成膜する。抵抗体は回路
機能上、前記誘電体としてのAl,03膜l2と同様に
、環境と経時変化に対して抵抗特性の安定化が望まれ、
初期値に対する抵抗変化の極少化を図る必要がある。 第12図はめつき液中の塩化クロム量と抵抗温度係数(
以下、T.C.Rと略称する)の関係を示したものであ
る。無電解めっき直後と、250℃.3時間加熱後の特
性を示すが、熱処理の効果が顕著にうかがえる。上記加
熱温度250℃の根拠は、前記と同様半田付け温度の2
40℃ピークに対して、それ以一ヒの温度で加熱処理を
し、結晶化を促進し、安定化を図るものである。 第12図が示すようにめっき液中の塩化クロム量3〜4
gの間でT.C.Rが零になる点があることがわかり、
この間の塩化クロム覆を小刻みにかえて測定した結果か
らは、3.7g付近が最も良好である。 Ni−Cr−Pめつきの代るものとして、Ni−w−p
めつきによる抵抗体膜も形成することができる。めっき
浴の成分として、以下に示すものがあり、これらを所定
の温度に配合しためつき液を用意すればよい。 結晶硫酸ニッケル タングステン酸ナトリウム(Nag WO4)クエン酸
ナトリウム十次亜リン酸ナトリウムここで、Na*WO
4の量と試料を、前記と同様に250℃.3時間熱処理
(第7a図工程Nl1)Lた後の抵抗値とT.C.Hの
関係を第13図に示す。パラメータはNasWO4の量
である。この図より、抵抗値が大きくなるにしたがって
T.C.Rは減少し、ついには負になることがわかる。 膜が薄くなるにしたがって形状効果が現われ、T.C.
Rは零に近づ《。 前記のようなことがわかるので、回路機能上から要求さ
れる特性に沿って,Ni’一合金の成分および配合比を
調整した化成液に浸漬し(第7a図工程NIO).熱処
理(第78図工程Nl l)することにより、安定した
抵抗特性を得ることができる。
【V】.電解Cuめつき工程(Nl2〜Nl3)つぎに
、Ni合金薄膜l3の上に導体層l4としてのCuを形
成するが、その前に通常のめっきと同様に前処理を施こ
す(第7a図工程Nl2)。この前処理後、通常のCu
めつき化成液に浸漬して電解めっき(第7a図工程Nl
3)を施こし、厚さ18μmCu導体層l4を成膜する
。 〔■】.コンデンサ対向電極形成フォトエッチング(N
14〜Nl9) Cuめつき後、表面の残留液を洗浄する前処理(第78
図工程Nl4)と併せて、工程N6および工程N8で成
膜した酸化膜l2を除去する前処理を施こす。酸化膜除
去は、通常のめっきの前処理と同様の酸洗いの行為であ
り、第78図工程Nl3において、Al箔l1の裏面の
酸化膜l2が除去される。前処理した後で洗浄し、レジ
スト膜8lの成膜(第78図工程Nl5)に移る。 レジスト膜8lは、紫外線感光性で、かつ八β箔11の
エッチング液に対して耐薬品製のレジスト液を均一な膜
厚に塗布し、乾燥・硬化させることにより形成される。 ついで、第7a図工程Nl6において,前記レジスト膜
8lの面に光マスク82となるフイルムを密着させる。 この光マスク82になるものは、コンデンサの対向電極
に該当する面に光を透過して上記レジスト膜81を感光
し、除去する面は光をしゃ断して感光しないようなフイ
ルムである。前記工程N1Bのように光マスク82を密
着した状態で紫外線Xを照射して感光部81Aを光反応
させたうえで、現像処理する。ついで、工程N17に示
すように感光しなかった部分83を化学的エッチングで
除去したうえで、洗浄する。 つぎに、第78図工程l8において,前記未感光部83
に対応する八β箔11の部位を絶縁する処理を行なう.
化成には、硫酸やしゆう酸のような二塩基酸の溶液が用
いられる.この溶液の中で陽極酸化して、その部分が完
全にポーラスなAlm O nの絶縁膜l6となり、対
向電極用の部分l5が隣接するものと絶縁するまで化成
する.ついで,洗浄した後、残存レジスト膜8lを化学
的に除去し、対向電極l5を形成する(第7a図工程N
l9)。 [VTI] .絶縁性合成樹脂製基材への加圧接着工程
(N21) 前記工程Nl9までに加工処理された積層シー}−10
は工程N4で形成した粗面を耐熱性合成樹脂製基材l7
のブリブレグに加圧接着する工程へ移る。 この加圧接着に先立って第78図工程N20において、
前処理を施こす.すなわち、工程Nl9までの表面汚染
物を除去するために、イソブロビルアルコールを用いて
超音波洗浄する。 この後、工程N21での加圧接着は、工程Nl9までに
仕上げた積層シートlOと、所定厚さにまで積み重ねた
ブリブレグl7を真空環境下で接触させて加圧し、と《
に絶縁膜l6のボイドを除去する。その上で、ブリブレ
グl7の持つ特性に合わせて加熱し、ブリブレグl7と
AJ2箔11の界面15.84との接触面でブリブレグ
l7を溶融状態にして密着させる.このときも、加熱に
よりブリブレグl7から発生するガスを除去するために
、真空環境で加圧・加熱することには変わりはない. また、この時,上記ブリブレグl7の反対側の面には、
同様の工程で別途、用意された積層シートまたは、第4
図で示す抵抗体回路網用の積層シートを、真空環境下で
加圧・加熱して接合される。これにより、混成回路基板
用基材が製作される。この状態で、ブリプレグl7の特
性に合わせて所定時間加熱後、冷却して取出す。この基
材は板状となっているが、周辺に流れた樹脂等をトリミ
ングして定寸に仕上げる。 〔■〕.回路網形成のフォトエッチング工程(N22〜
N27) ここでは、前記工程で得られた基材を基に複数の抵抗体
およびコンデンサを含む回路網を主にフォトエッチング
処理で一括処理して、混成回路基板Mを形成するもので
ある。 第7b図にその工程を示す。まず、工程N22において
,前記混成回路用基材における回謀網接続に必要な箇所
に貫通孔22A,23Aを形成する。小径ドリル等で貫
通孔22A,23Aを形成することにより、AR箔11
の加工断面はドリル加工による酸化と切り粉による汚染
が発生ずるので、化学薬品により洗浄と前処理を行なっ
た後、工程N23のスルーホール用Cuめつき工程に移
る。 工程N23に示すように、貫通孔22A,23Aに通常
のスルーホール形成法と同様に、無電解Cuめつきでス
ルーホール導体22.23を形成する。 つぎに、工程N24において、レジスト膜を貼り付け,
それに露光して現像処理する。レジスト膜形成の前処理
として、Cu層l4の表面を脱脂クリーニングし、ミク
ロエッチングの化学的研磨した上で水溶性ドライフイル
ム9lを該Cul4の表面にラミネートする。予め、別
途用意したアートワークから写真法で形成したネガフイ
ルムを、ドライフイルム9lに密着し、前記工程Nl6
と同様に紫外線で露光し、C u N l 4を残す部
位91Aを感光し,除去する部位91Bを未感光とした
後、現像して、上記未感光部91Bを除去する。 ついで、工程N25において、前記未感光部91Bを除
去した部分92は通常の配線基扱のCuエッチングと同
様の手順および条件で選択エッチング処理を施こす。こ
の状態では、Cu層l4の下に、Ni合金薄膜l3が残
存しているので5これを取り除《必要がある。 すなわち、Ni合金薄膜l3の腐食特性に合致したエッ
チング液、たとえば硫酸銅により、上記除去した部分9
2をエッチングしてNi合金薄膜l3を除去する(工程
N26)。この状態で、水溶性ドライフイルム9lを水
洗いして除去する(工程27)。 これにより、コンデンサの対向電極25が形成される。 抵抗体の縦横面の幅方向の定数Wが形成されたことにな
り、その上で、各コンデンサ・抵抗体の配線も形成され
たことになる。パターン形成上のアートワークからは、
先に形成された対向電極l5と対向して残存するCu層
11の一部位が他の対向電極25となってコンデンサが
形成されることになる。 〔■1.抵抗体の長さ方向のフォトエッチング工程(N
28〜N33) ここでは、すでに、幅方向寸法Wの設定し終った抵抗体
を長さ方向にエッチングして抵抗値を確定して、回路基
板を完成させ、その上で多層化の積層プレスの準備をす
るものである。 前記第70図工程27までに仕上がった基板の銅Cu層
l4の表面を工程28において、ドライフイルムレジス
トとの密着性や後工程で多層化するプリブレグとの密着
性を向上させるために、マイクロエッチング酸化して黒
化処理をし、粗面酸化膜93を形成する。 ついで、工程N29において,前記基板の表面および裏
面に水溶性ドライフイルム94を該前処理済C u N
 l 4の表面93にラミネートする。 方,抵抗体の長さ方向の定数を設定して抵抗値を確定す
るためのアートワークを作成し,これを使って写真法で
準備したネガフイルムを、ドライフイルム94の面に密
着し(工程N29).紫外線光で露光・現像して95の
部分を除去し、エッチングの準備をする。この後、工程
N30において、ドライフイルム94が除去された箇所
の酸化膜93をエッチングで除去し、Cu層l4を露出
させる。 ついで、工程N31において,除去された部分95のC
ulil4をエッチングにてNi合金薄膜l3を露出さ
せる。この露出しなNi合金薄膜が抵抗体の長さLt 
,L− ,L−となり、抵抗値を決定することになる。 エッチング液としては、CU層l4を腐食するが、Ni
合金薄膜l3を腐食しない化成液、たとえば塩化鋼が選
ばれる.つぎに、工程N32において、レジスト膜94
を水洗いして剥離除去した上で、表面に付着している固
形物もしくは汚染物の残存が認められる場合は、超音波
洗浄などでそれを完全に除去する。 この状態で、抵抗値の確定した抵抗体と前記静電容量値
の確定したコンデンサとこれらを配線する導体パターン
が形成されたことになる。 〔X].多層積層プレスによる封止工程(N3前記工程
N32までに仕上った混成回路基板Mを第70図工程N
33に示すように、その両側から絶縁性合成樹脂製基材
のブリプレグ28A,28Bで挾み込み,さらに各プリ
プレグ28A,28Bの表面にそれぞれ厚さ18μmの
粗面化済のCu箔27.29を加圧・接看し、真空積層
プレス成形を行なうものである。 すなわち、第14図に示す容器lot内のプラテン10
2上に、第70図工程N33のように積層し、この積層
品103をフイルム104で被い、真空ポンプで脱気す
る。この状態で、容器lOl内に高圧の窒素ガス105
を導入し、積層品101を均一に加圧する。まだ、容i
Wlol内の電熱ヒータと循環ファン(図示せず)によ
って積層品103を均一に加熱すると同時に、フイルム
104で被われた積層品103の真空状態を維持するた
めに、脱気を維持する。上記真空プレスにより各層間の
ボイドならびにブリブレグ加熱時に発生するガスを完全
に排除することができる。また、窒素ガスによる加圧方
式であり、全方向より加圧することができるので、ブリ
ブレグを均一に加圧され、圧力の効果を一層引き上げる
ことになる。さらに、ガス加圧真空積層プレスとするこ
とにより、抵抗体およびコンデンサの薄膜に受ける歪や
応力を極力小さく、しかも均一にすることができる。 つぎに、加熱について、ブリブレグ28A,28Bをエ
ボキシ樹脂を例にすると、加圧状態で加熱昇温していく
と、第15図に示すように一旦、溶融状態となった後、
中間の基材l7のブリブレグとの境界まで全面溶融する
。抵抗体膜であるNi合金薄膜l3および誘電体膜であ
るA 12 t O s膜l2を完全に覆う状態まで溶
融させると、上記エボキシ樹脂の液体がすみずみまで行
き渡る。 この状態の温度を持続またはさらに加熱すると,第15
図に示すように基材のブリブレグl7と両側のブリブレ
グ28A,28Bの界面の隙間がなくなる状態でエボキ
シ樹脂はゲル化し、さらには硬化する。この結果、抵抗
体26やコンデンサ24等がエボキシ樹脂17.28A
で溶融・封止硬化できたことになる。加熱硬化したとこ
ろで、後は冷却して取り出せば完成である。 なお、Cu箔27.29に部品を実装するための配線パ
ターンの形成手順は通常の両面基板等のスルーホール形
成およびパターン形成の手順・方法・条件と同様に処理
すれば良い。 ところで、コンデンサを配線基板に装着する一般的な形
態として、第17図に示すようにICパッケージ201
の何方に、たとえばノイズ吸収用のコンデンサ202を
立てて配線基板203に装着したり、あるいは、第18
図に示すようにパッド状のもの204を伏せて装着する
ことが多い。 このような取付形態では、無駄な取付スペースが大であ
るうえ、配線パターンのインダクタンス分により、コン
デンサ202,204の機能が十分に発揮できに《い。 すなわち、ノイズ吸収用のコンデンサ202,204を
設けたにもかかわらず,高周波領域において、ICパッ
ケージ201がノイズの影響を受けることになる。 このため、第19図(A) , (B)に示すようにシ
−ト状のコンデンサ205をICパッケージ201の接
続と同時に配線接続して該ICパッケージ20lと重ね
合わせ状に配置することが提案されており、この場合、
高周波領域までのノイズ吸収機能を発揮させることがで
きる。しかし、このものでも、上記コンデンサ205の
厚さ分だけ、実装高さが高くなり、やはり、小形化の障
害となる。 これに対し,上記この発明の実施例のものでは、第16
図のようにICパッケージ201が装着される配線基板
の構成に、前記混成回路基板Mを使用すると、コンデン
サ24等を内蔵した形態が可能となり、小形化を推進し
やすいうえ、インダクタンスを少なくした配線のために
、コンデンサ24等の性能も十分発揮させることができ
る。 また、たとえば論理回路LSI相互間のインターフェー
スにおけるプルアップ抵抗やLSIのビン間に付加され
るビン間抵抗体は、比較的数も多《,これらの配線基板
として、前記実施例の混成回路基板Mを用いれば、抵抗
チップ配置のスペースをほとんど無視できる程度まで高
密度実装が可能となる。勿論,抵抗体とコンデンサの複
合配置においても、高密度実装が可能となる。 ところで、従来、薄膜技術を駆使して製作された抵抗体
やコンデンサの素子は、それらの基本機能部がサブミク
ロンの厚さであっても,これを耐環境的に保護するため
に、ミリオーダーの比較的厚い保護層を設けてあるので
,これが印刷回路基板への実装状態においての厚さ・高
さ方向の高密度化の障害となる。 この点、この発明の混成回路基板Mを用いて、たとえば
第3a図に示すように印刷回路基板を製作した場合、こ
の基扱を構成することになる絶縁性合成樹脂製基材17
,18Aの層間にコンデンサ24や抵抗体26が封じ込
められた状態となる。換言すれば,従来のような保護層
を設ける必要がなくなり,厚さ・高さ方向の実装密度を
一層高めることができる。 また、周知のようにコンデンサ24については、バルブ
金属、たとえば八β箔11等の表面を粗面化して見掛上
の.面積を太き《してあるので、高い静電容量値のもの
でも容易に得ることができる。 また、耐熱特性に最も影響を与えるのは、半田付けの加
熱であるが、前述した製造方法によれば、抵抗体膜13
 (54)(62)および誘電体膜12 (53)(6
3)を240℃以上で熱処理しているので、抵抗体26
およびコンデンサ24の各特性について、半田付け前後
での特性変化を小さくすることができる。 さらに、耐湿特性についても、抵抗体26およびコンデ
ンサ24を絶縁性合成樹脂製基材l7のプリブレグと別
の合成樹脂製基材28A,28Bのプリプレグの各間に
封じ込み、しかも真空積層プレスにより、該プリプレグ
17.28A.28Bを溶融・封止して硬化させるので
,薄形化を図れながら、良好な耐湿特性を確保すること
ができる。 さらにまた、配線用パターン間ならびにコンデンサ用対
向電極15.25間の絶縁を陽極酸化によって得ている
ので、パターン面が凹凸の少ない平坦なものになる。し
たがって、合成樹脂製基材l7との加圧接着時に各薄膜
にかかる圧力や歪を低減でき、断線や短絡、あるいは絶
縁破壊のおそれが解消され、高信頼性の回路網を得るこ
とができる。 とくに、従来のように抵抗体やコンデンサ,あるいはモ
ジュール複合部品を1個ずつ配線基板に装着するものに
対して、異なる静電容量値のコンデンサ24や異なる抵
抗値の複数の抵抗体26を一括処理できるため、組立・
生産性の向上に寄与することができる。 なお、上記導体層におけるバルブ金属は5上記Al,T
a,Tiのものに限定されることなく、適宜、選択使用
できるものである。 さらに、抵抗体26の形成においても、Ni一Cr−P
やNi−W−Pを例示したが、これ以外のNi合金でも
良く,バルブ金属酸化物の凝集ないしはクラツクを保護
し、かつ高い面積抵抗を得ることが考えられる。 また、絶縁性合成樹脂製基材l7等についても、エボキ
シ樹脂に限定されるものではなく、さらに高耐熱性を有
し、かつ低比誘電率の合成樹脂を採用すれば、一層高性
能の混成回路基板を得ることができる。 さらにまた、上記製造方法では、八β宜03の誘電体膜
l2の不要部を最後まで残留させているが、回路構成上
、上記誘電体膜l2の残存が不都合となる場合は、フォ
トエッチング工程を加えて除去すればよい。 また、パターン形成は、フォトエッチング法によるもの
で説明したが、通常のアデイテイブ法で行なうようにし
てもよく,その場合、パターン等の寸法精度が向上し、
抵抗値や静電容量値のばらつきの低減化に寄与すること
ができる。 さらに、上記混成回路基!fiMの使用例として、第3
a図に示す4層Sl−34のもので説明したが、層数は
適宜増数可能である。 また、A I2 * O s膜l2とNi−Cr合金薄
膜l3との間、Ta雪Os膜53とNi−Cr合金薄膜
54との間、およびT i O x膜63とAuもしく
はPd層64との間の各界面に、強い酸化剤からなる固
体薄膜を設けてもよい。この場合、上記八β,03膜1
2などの酸化膜に何等かの原因でクラツクが生じたとし
ても、上記固体薄膜で自己修復させて,絶縁劣化を確実
に防止することができる。
【図面の簡単な説明】
第1図はこの発明に係る混成回路基板の一例を示す一部
破断斜視図、第2a図〜第2C図はバルブ金属としてA
lを用いた混成回路基板の要部を製造工程順に示す断面
図、第3a図および第3b図はそれぞれ混成回路基扱の
使用例を示す断面図および混成回路網を示す図,第4図
は基仮に電子部品をリフロ一で半田付けする際の時間・
温度特性図、第5a図〜第5d図はバルブ金属としてT
aを用いた混成回路基板の要部を製造工程順に示す断面
図、第6a図〜第6j図はバルブ金属としてTiを用い
た混成回路基板の要部を製造工程順に示す断面図、第7
a図〜第7c図はこの発明の製造方法をバルブ金属とし
てAj2を用いたものを例にして示す工程毎の説明図、
第8図および第9図はAR箔の熱処理による静電容量値
の変化を示す特性図、第lO図は陽極酸化時における時
間と電圧・電流特性図,第11図は陽極酸化膜の熱処理
と漏れ電流(L.C)との関係を示す図、第12図およ
び第13図はそれぞれNi−Cr合金薄膜で構成される
抵抗体膜の熱処理と抵抗温度係数(T.C.R)との関
係を示す図、第14図は真空積層プレス成型の一例を示
す構成図、第15図は同真空積層プレス成型による特性
図、第16図はこの発明の混成回路基板をICパッケー
ジ用配線基板に適用した場合の説明図、第17図および
第18図は従来のICパッケージ用配線基板にコンデン
サを装着する例を示す図,第19図(^).tB)はそ
れぞれ従来のコンデンサの他の装着例を示す分解斜視図
および断面図である. 1 0−・・積層シート、l1,14,50,55.6
1.64−・・導体層、12,53.63−・誘電体膜
、l 3,54.62−・・抵抗体膜、16,57.7
1・・・絶縁膜,17.28A,28B−・・絶縁性合
成樹脂製基材、24・・・コンデンサ、26・・・抵抗
体。 第2a図 第2b図 第2c図 第馳図 第5b図 50、55: 導4本 53:沙&t/If月舅j 5
4: n性才フt44;膿57゜ξ啼t糸I舅1第4図 第頷図 61.64:導桿層 62:律決惨頭 63:3グレ唯辷イイミ月ラ1 第7b図 第8図 溪銚}戻 (0C) 悠処理荊 轡廻理丁災 (250’C) 第9図 戊純時間 第12図 第13図 第16図 第14図 第15図 第17図 第18図 第19図 (A)

Claims (9)

    【特許請求の範囲】
  1. (1)耐熱性を有する絶縁性合成樹脂製基材と、上記基
    材の少なくとも一側面側に接合して一体化される積層シ
    ートとを備え、上記積層シートを、金属酸化膜からなる
    誘電体膜と、上記誘電体膜に積層された金属薄膜からな
    る抵抗体膜と、上記誘電体膜および抵抗体膜の両者を挟
    む位置に形成された1対の金属導体層とで構成したこと
    を特徴とする混成回路基板。
  2. (2)上記絶縁性合成樹脂製基材の一側面側と、この基
    材に加熱・圧着された別の絶縁性合成樹脂製基材プリプ
    レグとの間に、上記誘電体膜および抵抗体膜を封止して
    なる請求項1記載の混成回路基板。
  3. (3)受動素子を含む回路網の実装面を、絶縁性合成樹
    脂製基材との交互の積層関係で複数層に設定した請求項
    1記載の混成回路基板。
  4. (4)バルブ金属の表面を陽極酸化して誘電体膜を成膜
    する手段と、上記誘電体膜の表面に金属薄膜からなる抵
    抗体膜を成膜する手段と、回路網形成にあたつて導体層
    に選択的に金属のエッチングによる除去もしくは金属の
    酸化による絶縁膜を形成する手段と、誘電体膜,抵抗体
    膜および導体層からなる積層シートを上記基材の少なく
    とも一側面に接合する手段とを備えた混成回路基板の製
    造方法。
  5. (5)静電容量の異なる複数のコンデンサの形成と、こ
    のコンデンサに接続される抵抗体の形成において、フォ
    トエッチング法によりバルブ金属導体層,Ni合金薄膜
    およびCu導体層を残留もしくは除去する面積を、選択
    エッチングで一括処理する請求項4記載の混成回路基板
    の製造方法。
  6. (6)バルブ金属としてAlを用い、このAlを圧延し
    て製箔する手段と、Al箔を焼鈍処理して該箔の表面に
    (100)結晶面を一様に配列させるとともに、エッチ
    ングで見掛け上の表面積を拡大させる手段とにより、コ
    ンデンサの対向電極の面積を拡大させる請求項4記載の
    混成回路基板の製造方法。
  7. (7)誘電体膜の成膜において、陽極酸化後に半田付け
    加熱温度以上の温度で熱処理する手段と、熱処理後に再
    度陽極酸化する手段とにより、コンデンサを形成した請
    求項4記載の混成回路基板の製造方法。
  8. (8)抵抗体膜の成膜において、無電解めつき後に半田
    付け加熱温度以上の温度で熱処理する手段により、抵抗
    体を形成した請求項4記載の混成回路基板の製造方法。
  9. (9)絶縁膜の形成手段が陽極酸化法である請求項4記
    載の混成回路基板の製造方法。
JP1060506A 1989-03-13 1989-03-13 混成回路基板およびその製造方法 Expired - Lifetime JP2764734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1060506A JP2764734B2 (ja) 1989-03-13 1989-03-13 混成回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1060506A JP2764734B2 (ja) 1989-03-13 1989-03-13 混成回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02239683A true JPH02239683A (ja) 1990-09-21
JP2764734B2 JP2764734B2 (ja) 1998-06-11

Family

ID=13144265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1060506A Expired - Lifetime JP2764734B2 (ja) 1989-03-13 1989-03-13 混成回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2764734B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796572A (en) * 1995-03-15 1998-08-18 Omron Corporation Thin film capacitor and hybrid circuit board and methods of producing same
JP6613444B1 (ja) * 2018-07-11 2019-12-04 Next Innovation合同会社 絶縁層形成方法
WO2020013304A1 (ja) * 2018-07-11 2020-01-16 Next Innovation合同会社 絶縁層形成方法、絶縁層付部材、抵抗測定方法及び接合型整流素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162036U (ja) * 1985-03-28 1986-10-07
JPS6260047U (ja) * 1985-10-01 1987-04-14

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162036U (ja) * 1985-03-28 1986-10-07
JPS6260047U (ja) * 1985-10-01 1987-04-14

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796572A (en) * 1995-03-15 1998-08-18 Omron Corporation Thin film capacitor and hybrid circuit board and methods of producing same
JP6613444B1 (ja) * 2018-07-11 2019-12-04 Next Innovation合同会社 絶縁層形成方法
WO2020013304A1 (ja) * 2018-07-11 2020-01-16 Next Innovation合同会社 絶縁層形成方法、絶縁層付部材、抵抗測定方法及び接合型整流素子

Also Published As

Publication number Publication date
JP2764734B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
CN100382309C (zh) 模块部件
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
US20070146980A1 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
US20060014327A1 (en) Method of fabricating PCB including embedded passive chip
US7277005B2 (en) Printed circuit board including embedded resistor and method of fabricating the same
KR102482171B1 (ko) 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
KR100675012B1 (ko) 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP2004311912A (ja) 回路基板モジュール及びその製造方法
JP2008088541A (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP4734369B2 (ja) キャパシタ及びその製造方法
JPH02239683A (ja) 混成回路基板およびその製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
CN114190012B (zh) 芯片载板的制造方法及芯片载板
JPH08236885A (ja) アルミニウムベース基材及び配線板
TW561811B (en) Printed wiring board structure and manufacturing method therefor
JP2004124110A (ja) 無電解金めっきの前処理方法、配線基板及びその製造方法
JP2001244367A (ja) 電気素子内蔵配線基板
JP4661338B2 (ja) 抵抗体の形成方法
JPH1032281A (ja) 抵抗内蔵半導体回路基板
JP2001007250A (ja) パッケージ基板
RU2052910C1 (ru) Способ изготовления многослойных печатных плат из вентильных металлов
JPH06132636A (ja) 印刷配線基板の製造方法
KR20130089450A (ko) 패키지용 다층기판의 제조방법