JPH02237157A

JPH02237157A - 半導体装置

Info

Publication number: JPH02237157A
Application number: JP1056434A
Authority: JP
Inventors: Tatsuya Ishii; 達也石井; Masaaki Aoki; 正明青木; Yoshihiko Yamamoto; 山本　恵彦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-03-10
Filing date: 1989-03-10
Publication date: 1990-09-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置に関し，特にＭＯＳＦＥＴのデバ
イス祷造に関するもので，特に低温（液体窒素温度）＠
作に適したＭＯＳＦ訂用の低しきい値電圧をチャネルイ
オンインプランテーションなしに実現するものである．〔従来の技術〕従来，しきい値制御については、フイジックスオブ　セ
ミコンダクター　デバイスイズ（ジイー著）（１９８１
年）第４５７頁から第４６２頁（Ｐｈｙｓｉｃｓ　ｏｆ
　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｉ）ｅｖｊ．ｃｅＳＳ
．Ｍ．Ｓｚｅ（１．９８１）ｐｐ４５７−４６２）にお
いで論じられている。

しきい値屯圧Ｖｔはト式で表される。

ＶＦＲ＝　φ一−φＳｑ：索屯荷ＮＢ　：基板濃度 ε．：Ｓｉの誘電率 φＩｌ：ゲート材料の仕事関数 φ！．：基板の仕事関数 ψＢ　＝ノンドーブ時のフエルミレベルから測ったドー
ブ後のフエルミレベルＣ１　；ゲート絶縁膜容斌ＶＲＳ：基板バイアス１）Ｉ：チャネルドープ量以上の諸量のうち、独立に制御できるのは，ＮＲ　＋　
ＤＩ　　ｅ　Ｃ＋　　＋　’ｆｉｓ　ｒ　Ｖｈｓテある
。

従って、従来のＶＴ制御には以ドのような方法があった
。

１）Ｊ．ｆｉ板１度を変える。（　Ｎ　Ｒ　）２）チャ
ネルドープ斌を変える。（ＤＩ）：３）ゲート絶縁膜厚
を変える．　　（ｃｔ）４）ゲート材料を変える．（φ
Ｍ）５）基板バイアスをかける．　　（ＶＨＳ）半導体素子
の微細化が進むと、これらの方法のうちの幾つかのもの
ではＶｔ制御が難しくなる．まず、基板濃度Ｎａは、シ
ョートチャネル効果防止のために増加させる必要がある
ため，自由に設定することが難しい．チャネルドープＭＤＩ　を制御する方法は、素子面積の
減少に伴い，その面積中にドープされるイオンの絶対数
が小さくなり、ばらつきが大きく制御が困難になると考
えられる．このことは、日経マイクロデバイス１９８８
年７月号ｐｐｌ２１−１２５に、ＶＴ制御の将来子測と
して紹介されている．また，チャネルドープに用いる不
純物が、拡散層を形成する不純物と同導電型の埋め込み
チャネル型デバイスの場合には，低温動作（７７Ｋ）時
に，サブスレツショルド特性にキングが生じるという問
題がある。

ゲート絶縁膜容斌ＣＩ　を食えるには、絶縁膜の種類を
変える方法と、ｊｖさし。８を変える方法がある。絶縁
膜としては％　４Ｈ頼性の要請よりＳｉＯｚが使われで
いる．一方，ｔｏｗを小さくするとＶｔをトげることか
できるが、リーク電流が増えるという問題がある．ＪｌｌｎバイアスＢＳによるＶＴ制御法は、今後も使用
されるものと考えられる．ただし、この方法では、基板
バイアス電圧を作る回路が必要になるという問題がある
。

ゲート材科の仕４１４函数φＨを変えるＶＴ制御法は，
将来的にも使用されるものと考えられる。このことは、
先に挙げた日経マイクロデバイスの記事にも述へられで
いる。しかし、所ＳｉｔのφＨを持ちかつ、ゲー１一電
極として使用ＩＪＪ能な材料を捜すのは容易なことでは
ない。また、ショートチへ７ネル効果防止のためのＮｓ
の増加は、大きなＶＴ増加をもたらし、ｎチャネルＭＯ
ＳＦＭＴの場合には、φＨの非常に小さい材料がｐ　Ｍ
　Ｏ　Ｓ　？’　｝＜　Ｔの場合には，φ阿の大きい材
料が必要になる．たとえば、ＮＢ＝　Ｌ　Ｏ”ｃｎ−”
　　ｔｏｘ＝　５　ｎ　ｍのとき、現在通常使用される
ゲート材科のうち最もφ阿の小さいｎ十ホ’Ｊ　Ｓ　ｉ
　ヲ用イテも、ＶＴ＝１．ＯＶとなり，　ＶＴの最適値
（０．４Ｖ）より大きい．ＶＴが最適値より大きいと、
ゲートの遅延時間が大きくなり、素子の亮速化にとって
大きな障害となる。

〔発明が解決しようとする′ａ題〕

素子の微細化は、耐パンチスルー特性を得るために基板
の高不純物濃度化を要請する．基板が高濃度になるとし
きい値電圧が上昇するが、素子の高速化のためにはしき
い値の最滴化をする必要がある．しきい値の最適化には
種々の方法があるが，今後、加工寸法０．１μｍ以ドの
素子では、チャネルドーブでは不ｕｒ能であり，基板バ
イアス又はゲート材料によって行われるものと考えられ
る．身命明は、このうち、ゲー１へ材料によってしきい
｛＋／ｉを最適化する場合に関するものである。

ｎチャネルＭＯＳＦｉ：Ｔにおいて、しきい値を下げる
．には、仕事函数の小さい材料を使えばよい。仕事函数
の値については、たとえば、「固体物性と触媒作用（１
９８５）ＰＰ５０−５２Ｊに示されている。従来用いら
れているＡＱやｎ＋ポリシリコンより小さい仕事函数の
物質は、アルカリ金ノρ（又はアルカリ士類金属に多く
、反応性に富むためゲート材料そのものを使用すること
は、プロセス的に難しい．また、使用できても、基板濃
度が、あらかじめ決まっていれば、一つのゲート材料に
つき、しきい値は、ただ一つ決まる．すなわち，しきい
値を最適化するには、最適な仕事函数を持つ材料をさが
さなければならないという問題がある。

本発明は、被覆物質の性質を利用して、所望のしきい値
を得，これらの問題を解決しようとするものである。

〔課題を解決するための手段〕

」二記目的のため、ゲート材料とゲート酸化膜の間に、
イオン化エネルギがゲート材料と異なる元素を含む１原
子層から数））ズ子＾Ｖ１の中間層を設けて、ゲート電
極の仕事函数を制御するものである。

しきいイ！／ｊを正の方向にずらすためには、イオン化
エネルギがゲート材料のそれより高い元素を含む中間層
を用い、負の方向にずらすためには、イオン化エネルギ
がゲート材料のそれより低い元素を含む中間＾゛クを用
いるものである。

しきい値電圧ＶＴを負の方向にずらすために用いる、イ
オン化エネルギの低い物質には，ナトリウムやカリウム
などの、滅しい反応性のためバルクとしての取扱いが難
しいものが多い。本発明において、中間層を数原子層レ
ベルまで薄くしていることは、このプロセス的困難さを
回避する一手段でもある．ゲート材料に、不純物元素を添加することによって，ゲ
ート材料の仕事函数を制御しようという公知例はある。

しかし、仕事函数は、固体内部の電子状態と、表面の原
子・電子状態によって決まる物理量であり、重要なのは
、不純物として用いる元素の数というより元素の存在状
態である。本発明によるＶＴ制御は、効果的に仕事函数
を変えられ，既存の方法より：一質的なものである。

〔作用〕

ゲート絶縁膜の裏と表に隣接したそれぞれの物質の仕事
函数が異なると接触電位差が生じ，バイアスがかかつて
いなくても、半導体のバンドは曲がる．この現象は下式
（Ａ）のＶＦＲの作用に相当し、φ１の値によってＶＴ
を変えることができる。

ＶＦｎ＝φ１−φｓ　　　　　　　　（Ａ）本発明は１
原子から数〃ハ子層の中間層をゲート絶縁膜とゲート材
料の間に設け、以下の原理によって、φ．の値を変化さ
せるものである。

（１）ゲート材料の電子のエネルギー状態が、中間層の
原子の影響により変調され、ゲート材料の仕事函数が変
化する．（２）中間層が非常に薄いため、中間層の電子のエネル
ギー状プルが、ゲート材料との相江作用によって實オ）
り、中間層の物質の仕事函数が変化する。

（３）中間層の原子が、イオン化して、その重荷によっ
て、絶縁膜とＳｉ基板との界面の電位が変化する。

以．１二の作用のうちの一つあるいは複合作用によって
Ｖ丁が制御できる。

第３図は、ゲート長０．１μｍ　レベルの素子の微細化
を想定した基板減度１０１６ａａ−”．ゲート絶縁膜厚
５　ｎ　ｍ、ゲート材料としてタングステン（Ｗ）　　
（＄Ｍ＝４．５４　ｅ　Ｖ）のＭＯＳ？ビ゛ｒに、本発
明を用いたときのしきい値電圧ＶＴと中間層として用い
たセシウＡ（Ｃｓ）の表面濃度θ（θ＝１のとき単ノノ
１Ｃ−／−λｌ１一層があり．０＝０．５　のとき５０
％の面積に単原子層があることを示す。）の関係を刀く
したものである。３００Ｋのときθ＝０．１３で、７７
Ｋのときθ＝０．２５　で、それぞれの温度のＶＴ最適
値（０．４Ｖ及び０．２５Ｖ）にできることがわかる．
ただし、第３図において基板潴度は１０１８（１）−８
、ゲート絶縁膜厚は５ｎｍ、ゲート材料はタングステン
、中間層はセシウｌ１とした。Ａは３００ＫのＶｔ，Ｂ
は７７ＫのＶ・『、θ１は３００Ｋの最適被覆率、θ２
は７７Ｋの最適被覆率を示している。

〔実施例〕

以下、本発明の実施例を第１図により説明する。

第１図において、１はｎ型Ｓｉ基板、２はｐ型ウエル、
３，４はｐチャネルＭＯＳ｝’ｔ＜Ｔのドレイン及びソ
ース、５，６はｎチャネルＭＯＳ｝’｝４Ｔのドレイン
及びソース，９はゲート絶Ｍｌｌ’，％、２１．２２は
イオン化エネルギの低い元素及び高い元素をそれぞれ含
む１原子層かに数ノノｘ−ｆ−層の中間Ｘ／／．１１．
１２は従来用いられているｎ　Ｍ　Ｏ　Ｓ用ゲート材料
（たとえばｎ＋ボリＳｉ）及びＰＭＯＳ用ゲート材料（
たとえばｐ＋ボリＳｉ）である。中間層２１，２２はイ
オンビームエビタキシー法、Ｍ　｝３　Ｈ法などを用い
て、４００℃以下でゲート絶縁膜との反応を抑制しなが
ら堆積させる．７を人力端子、８を出力端子とするとイ
ンバータ回路を構成できる．本実施例によれば、第４図
のＣ，Ｌ）に下す高濃度基板使用時のＶＴの増大をおさ
え、低ＶＴ化が可能である。たとえば、ｎ　Ｍ　Ｏ　Ｓ
においでゲーｊ・材料にタングステン、中間入りにセシ
ウムを用い、ゲート絶縁膜）−’Ｚ　５　ｎ　ｍ　，基
板濃度１０１８ロ−８のとき、３００Ｋ用デバイスでは
表面濃度θ＝Ｏ．ｌ３　　とし、７７Ｋ用デバイスでは
θ＝０．２５　　として、ＶＴの最適値（３　０　０　
Ｋでは０．４Ｖ，７７Ｋでは０．２５Ｖ）を得られる．第２図は、パンチスルーストツバ用のＰ型高不純物濃度
層：３１、及びｎ型高不純物濃度層３２を設けたＭ　Ｏ
　Ｓ　Ｆ１４　Ｔにおいて、ゲート材料］−１．１２と
ゲート絶縁膜９の間に、ゲート材料とイオン化エネルギ
の違う中間層２１．２２及びゲート絶縁膜と中間層を反
応させないための層聞膜（窒化膜など）１０を設け、低
濃度チャネル３０を実現した実施例である，本実施例で
は、チャネルドープせずに低ＶＴ化ができ、チャネル部
の濃度を上げる必要がなく、＾移柚度特性を得られる効
果がある．また、層間膜１０により中間層２１．２２と
ゲート絶縁膜９の反応を防止することができる．第５図
は、本発明を実現するためのプロセスフローの一例であ
る．ゲート絶縁膜９を掃成（ａ）した基板上に、ＩＩｌ
３Ｅ法またはＭＢＥ法で中間層２ｌを堆積させ（ｂ），
その上に、ゲート材料１１を堆積する（Ｃ）．その後、
ゲート加工（ｄ），拡散層形成（ｅ）、中間層保護のた
めの側壁形成及び電極形成（ｆ）を行う．第３図でば，　ｎＭＯｓＦｈｌ’にセシウム（Ｃｓ）を
中間層として用いた例を述べたが，　ｎ　ＭＯ　Ｓ　，
　ｐｒｏｓにかかわらず、適切なイオン化エネルギを持
つ元素を中間層に用いれば．ＩｊｊＪ！な効来が得られ
ることは勿論である．第１図，第２図ともｎ型基板にｐ型ウエルを設けた例だ
が，ｐ型基板にｎ型ウエルを設けた場合にも実現一Ｊ能
であることは勿論である。また、このしきい値制御法を
ｎＭＯＳｌ’ｌイ１′のみ、或いはＰＭＯＳＦビＴのみ
に用いても何ら問題ないことは勿論である．また、本発
明は、ＭＯＳＦＩ５７のしきい値制御法に関するものだ
が、金ノρ（−絶縁体一半導体という構造を持つデバイ
スのしきい値制御に応用ＩＪ丁能である。

たとえば、本発明を用いて、メモリ用キャパシタや＋　
ＣＣＶデバイスのしきい値制御をすることができる．〔発明の効果〕本発明によれば，第４図に示す高濃度基板（〜ｌ　Ｑ　
１６，−ｉｓ）使用によるＶ丁増大に対して、第３図お
よび第４図示すように低ＶＴ化が可能である．また、チャネル部にイオンを打ちこまずにしきい値制御
できるので、チャネル部に表面低濃度入りを持つデバイ
スのしきい値制御ができる．また、１００Ｋ以下の低温
において，チャネル１一一ブせずにしきい値制御できる
ので、拡散層と同種の不純物をチャネルドープした場合
に生じるフリーズアウトを回避できる．

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の実施例によるＣ
ＭＯＳデバイス摺造を示す図，第３同はＭ（ＩｓＦビＴ
のゲート中間層の被覆率としきい値電圧との関係を示す
図、＠４図は阿ＯＳＦ訂の基板濃度としきい値電圧との
関係を示す図，第５図は本発明のＭＯＳＦＩ：１’のデ
バイス構造を実現するための製造プロセスフロ一の実施
例を示す図である。１・・・ｎ型基板、２・・・Ｐ型ウエル、３，４・・・
ＰＭＯＳ　トランジスタのドレイン及びソース、５，６
・・・ｎＭＯＳトランジスタのドレイン及びソース，７
・・・人力端子、８・・・出力端子、９・・・ゲート絶
縁膜、１０・・・窒化膜．１１−ｎＭＯＳゲート、１　
２−Ｐ　Ｍ　Ｏ　Ｓゲート，２１．２２・・・しきい値
制御用中間層、３０・・・低不純物濃度チャネル、３１
．３２・・・パンチスルーストツパ用ｐ型及びｎ型高不
純物ａ度層。 ■ 図 γ 図導極濃膚（Ｃ賓力（ｄ．）

Claims

【特許請求の範囲】１、半導体基板とその上に形成されたゲート絶縁膜とゲ
ート電極を有する電界効果トランジスタを有し、該トラ
ンジスタにおいてゲート絶縁膜とゲート材料の間にゲー
ト材料とイオン化エネルギの異なる元素を含む薄膜の中
間層を有することを特徴とする半導体装置。２、上記の薄膜の中間層が単原子層であることを特徴と
する特許請求の範囲第１項記載の半導体装置。３、前記の薄膜の中間層に含まれるゲート材料とイオン
化エネルギの異なる元素がセシウムであることを特徴と
する特許請求の範囲第１項又は第２項記載の半導体装置
。４、前記の薄膜の中間層に隣接するゲート絶縁膜が窒化
膜であることを特徴とする特許請求の範囲第１項、第２
項及び第３項のいずれかに記載の半導体装置。５、前記の中間層の側面が保護膜で覆われていることを
特徴とする特許請求の範囲第１項、第２項、第３項及び
第４項記載の半導体装置。６、パンチスルーストッパ用高不純物濃度領域と低不純
物濃度チャネルを有することを特徴とする特許請求の範
囲第１項乃至第５項のいずれかに記載の半導体装置。７、１００Ｋ以下の温度範囲で動作させることを特徴と
する特許請求の範囲第１項乃至第６項のいずれかに記載
の半導体装置。