JPH02234433A - 化合物半導体バイポーラトランジスタ - Google Patents

化合物半導体バイポーラトランジスタ

Info

Publication number
JPH02234433A
JPH02234433A JP5448889A JP5448889A JPH02234433A JP H02234433 A JPH02234433 A JP H02234433A JP 5448889 A JP5448889 A JP 5448889A JP 5448889 A JP5448889 A JP 5448889A JP H02234433 A JPH02234433 A JP H02234433A
Authority
JP
Japan
Prior art keywords
layer
collector
electric field
collector layer
internal electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5448889A
Other languages
English (en)
Other versions
JP2522384B2 (ja
Inventor
Hideo Toyoshima
豊島 秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1054488A priority Critical patent/JP2522384B2/ja
Publication of JPH02234433A publication Critical patent/JPH02234433A/ja
Application granted granted Critical
Publication of JP2522384B2 publication Critical patent/JP2522384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、高速動作可能な化合物半導体バイポーラトラ
ンジスタに関する。
〔従来の技術〕
ペテロ接合バイポーラトランジスタ(HBT)は高い電
流駆動能力とすぐれた高周波特性を合わせ持つ次世代の
超高速デバイスとして注目されている。ところでHBT
の高速性能は、寄生容量の充電時間と少数キャリアのベ
ース層走行時間とコレクタ空乏層走行時間の3つの各遅
延時間の総和によって決まり、各々の遅延時間は全体の
ほぼ173程度の大きさになっている。最近の技術の向
上によって寄生容量及び寄生抵抗の低減やベース層走行
時間の短縮が可能になっているが、ベース層厚と同程度
あるいはそれよりも大きいコレクタ空乏層の走行時間を
短縮することも重要であり、大きな課題になっている。
第3図は従来のHBTO熱平衡時におけるバンド構造を
示す図である。図において、エミッタ層5はn−Aff
i0.,Ga.,,As層30からなり、ベース層6は
、p ”  A lxG a t−XA S ( x 
=0.1→O )層31からなる。また、コレクタは低
濃度の不純物がドーピングされたn−G a A s層
32でベースと接合し、n”−CaAs層33でコレク
タ・コンタクト層35を形成している。これにより、ベ
ース・コレクタ接合の空乏層がコレクタ側に大きく広が
り、いわゆるコレクタ空乏層34ができる。
デバイス動作時においては、ヘース層6を通過した電子
がコレクタ電極に到達するまでの時間はコレクタ空乏層
34を走行する時間で決まる。ところが、コレクタ空乏
層34には、ベース・コレクタ間のポテンシャル差に相
当する強電界がかかるため、大部分の電子はゴレクタ空
乏層に入るとすぐにホットエレクトロン状態になって、
伝導帯のし一谷4に移動してしまう。L一谷の電子の有
効質量は、伝導帯底であるF一谷1の有効質量よりも大
きいために、電子のほとんどがL一谷へ移ると電子のド
リフト速度は大幅に遅くなり、HBTの高速性能を著し
く制限することになる。なお第3図において、2は価電
子帯上限を、3はフェルミレベル(Et )を示してい
る。
第4図に他の従来例の熱平衡時におけるバンド構造を示
すが、この従来例では上述のような不都合を除去するた
めに、コレクタをノンドープGaAs層41と薄いp”
−GaAs層42とn”−GaAS層43とを接合して
形成したものである。この場合、ベース・コレクタ間の
ポテンシャル差の大きな部分はp”−GaAs層42と
n”−GaAs層43とのpn接合において拡散ポテン
シャルという形で吸収されるため、i−GaAs層41
にはあまり大きな電界はかからない。従ってベースから
コレクタに入った電子はすぐにL一谷4へ移ることなく
高速度を保ったまま第3図のコレクタ空乏層34に相当
するi−CaAsFi41を通過することが可能になる
。なお第4図において、第3図と同一の要素には同一の
番号を付して示してある。
〔発明が解決しようとする課題〕
ところが、上述の様なコレクタ構造を有するHBTにお
いては、コレクタ内に高濃度にドーピングされたpn接
合が存在するため、耐圧が弱く、また熱的に不安定であ
ると言う欠点がある。実際のHBTの製造プロセスにお
いては多くの熱工程が必要であり、このときpn接合を
形成する場合に一般に用いられるBe,Si等の不純物
が相互拡敗し、もはや所望のコレクタのポテンシャル構
造が得られな《なる懸念がある。またデバイス使用時に
おいても、使用環境によりpn接合が悪影響を受ける可
能性があり、信頼性上不都合である。
本発明の目的は、上記欠点を除去し、安定に動作し、ま
た、製造過程もしくは使用時の外部環境に対する信頼性
も高い化合物半導体バイポーラトランジスタを提供する
ことにある。
〔課題を解決するための手段〕
本発明は、化合物半導体基板(111)面上に形成され
るエミッタ層.ベース層及びコレクタ層の主要な層から
なる化合物半導体バイポーラトランジスタにおいて、 内部応力を結晶中に有する少なくとも1つの歪層をコレ
クタ層中に含むことを特徴とする。
〔作用〕
■−V族半導体の(111)面上に、基板やエビ層と格
子定数の異なる材料を積層した場合、歪によるピエゾ効
果により歪層内に大きな内部電界が生じることが知られ
ている。例えばスミス(Sm ith)により、ソリッ
ド・ステート・コミュニイケーションズ,第57巻,ペ
ージ919. 1986年(SolidState C
ommunications, vol57, P91
9. 1986)に報告されているように゜、例えば(
1 1 1) B面基板上に、これより格子定数の大き
な材料を積層した場合、この膜厚が格子不整による転移
の発生する臨界膜厚以下ならば、この層は弾性的に歪み
圧縮応力が働く。この応力によるピエゾ効果により、基
板から表面側に向かう内部電界が生じる。逆に格子定数
が小さな材料を積層した場合、歪層には引っぱり応力が
働き、内部電界の方向は逆になる。
また(111)A面を用いたときは、(1 1 1)B
面を用いた場合と、格子定数と電界の方向の関係は逆と
なる。
この内部電界は、通常用いられる(100)面上におい
ては生じない。また生じる内部電界の大きさは、例えば
I nGaAsの場合、格子不整Δa / a = 1
%のわずかな値により生じる歪においても、約100k
V/cmにも達する。
本発明では、この原理に基づき、(1 1 1)面上に
形成された歪層を含むコレクタ層を用い、内部電界によ
り高速動作可能なコレクタ構造を、不純物を用いず容易
に形成する。
〔実施例〕
第1図は本発明の一実施例の主要部の構造断面図であり
、第2図はこの構造に対応する熱平衡状態における主要
部のエネルギーバンドを示す図である。
第1図の層構造は、例えば分子線エビタキシー法により
以下の順番で各層を積層することにより得られる。なお
以下に示す各混晶層の組成は、特に断らない限りInP
基板に格子整合する組成であり、例えばInGaAsは
I n O. S3G a o. aqASの組成を持
ち、またInAf!AsはIno.szAf!.o.a
sAsの組成を持つものとする。成長構造は半絶縁性1
nP基板(1 1 1) B面20上に積層される。
ノンドープ1 nAj2As層19 ・・・バッファ層; 3000人 n”−1nGaAs層18 ・・・コレクタ・コンタクト層. 3000人,不純物
濃度 S i − I XIO19cm−”ノンドープ
I no.sqG a o.41A s歪層17・−・
第1コレクタ層;500人 ノンドープI nGaAs層16 ・・・第2コレクタ層; 3000人 p”−1nC;a,−XAffiXAs層15・・・グ
レーディドベース層. 1000人,不純物濃度 B 
e  2 XIO19cm−3組成x = 0 →0.
3までInPに格子整合する条件で変化 n  1 n G a 1−xA l xA s層14
・・ ・エミッタグレーディド層;500人不純物濃度
 S i − 2, XIO”cm−3組成x =0.
3 −+ 1までInPに格子整合する条件で変化 n−1nAffiAs層l3 ・・・エミッタ層; 2000人, 不純物濃度 S i − 2, XIO17cm−”n
” − 1 n G a ..A l.A s層12・
・ ・エミッタグレーデイドII;500人不純物濃度
 S i − I XIO”am−”組成x=1→0ま
で1nPに格子 整合する条件で変化 n”−1nGaAs層11 ・・・エミッタコンタクトi;500人,不純物濃度 
S i  l XIO”cm−3結晶成長終了後、ベー
ス層15及びコレクタ・コンタクトN18を例えばウエ
ットエッチング法により選択的に露出した所に、エミッ
タ電極23,ベース電極22,コレクタ電極21をそれ
ぞれ形成し、第1図のデバイス構造が得られる。
本実施例では、第1コレクタ層にInP基板に格子不整
Δa / a =0.4%を持つ500人のノンドーブ
T no.sqcyao.4+As歪層17を用いてい
る。
この場合、その厚み500人は格子不整により転位の発
生する、いわゆる臨界膜厚より小さく、従って第1コレ
クタ層は弾性的に歪んだ歪層となり、内部に圧縮応力を
生じる。このため作用の項で詳しく述べた通り、ピエゾ
効果により基板側から表面側に向かって内部電界が約4
0kV/cmの大きさで生じる。従って第2図に示すよ
うに、ノンドープI no.sqGao.a+As歪1
17内において約0.2eVの急激なポテンシャル変化
を作り出すことができ、3000人の厚みを持つ第2コ
レクタ層を形成するノンドープI nGaAs歪層17
中の電界強度を大幅に緩和することができる。なお第2
図において、5はn−1nAf!.As層13よりなる
エミッタ層を、6はp”− I nGa,−XAρXA
S層15よりなるベース層を、7はノンドープInGa
As層16よりなる第2コレクタ層を、8はノンドープ
I no.sqG a 0. 41 A S歪層17よ
りなる第1コレクタ層を、9はn”−InGaAs層1
8よりなるコレクタ・コンタクト層を示している。
以上の本実施例では、内部電界を発生させる歪層として
、500人のI no.sqG 3 0.41A S歪
層17を用いる場合を一例として説明したが、歪層のI
n組成および厚みは、歪層に転移の入らない範囲で自由
に選ぶことができる。
また本実施例では、エミッタが基板表面側に存在するエ
ミッタトップ型のHBTにおいて、ノンドーブI n.
G a +−.A s ( x >0.53)歪層17
を用い、圧縮応力により生じるピエゾ効果によりコレク
タ層内の電界緩和を図った。一方、コレクタが表面側に
存在するコレクタトップ型のNPN型HBTをInP(
111)B面上に形成する場合においては、ノンドープ
I n.G a I−11A S ( X <0.53
)からなる引っ張り応力を有する歪層を用い、先の実施
例とは逆向きに発生する内部電界によりコレクタ層内の
電界緩和が同様に図れることは、本発明の原理からして
明白である。
また、InP(111)A面上に素子を形成する場合は
、(1 1 1) B面上とは逆向きの内部応力を利用
すれば同様の効果が容易に得られることも明白である。
さらに、ここではInP基板上のI nAfAs/Ga
InAs系結晶のみを例にとり説明したが、材料系はこ
れに限られることはなく、閃亜鉛鉱構造をとるすべての
■一V族半導体(1 1 1)面上に形成されるバイポ
ーラトランジスタに本発明は適用できることも、作用の
項で述べた原理から明白である。
〔発明の効果〕
本発明によれば、バイポーラトランジスタにおいて超高
速性能が得られるコレクタ層のポテンシャル形状を、様
々な障害を引き起こす不純物を用いず、歪層内に発生す
る内部電界により作り出すことができる。従って得られ
た素子は、製造過程における熱的要因や、使用時の外部
環境による悪影響を受けず、安定かつ高い信頼性を持っ
て超高速動作が可能である。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための主要部の構
造断面図、 第2図は第1図に対応する熱平衡状態におけるエネルギ
ーバンド図、 第3図,第4図は従来例を説明するための熱平衡状態に
おけるエネルギーバンド図である。 1・・・・・伝導帯底(r一谷) 2・・・・・価電子帯上限 3・・・・・フェルミレベル(E,) 4・・・・・伝導帯し一谷 5゛・・・・・エミッタ層 6・・・・・ベース層 7 ・ 8 ・ 9 ・ 11・ l2・ 13・ 14・ 15・ 16・ 17・ 18・ 19・ 20・ 21・ 22・ 23・ 30・ 31・ 32・ ・第2コレクタ層 ・第1コレクタ層 ・コレクタ・コンタクト層 ・n”−1nGaAs層 ・n”−InGal−xAj!x As層−n−1nA
j!As層 ・n − I nGa+−xAf!,As層・p”−1
 nGa1−,lAj2XAs層・ノンドーデInGa
As層 ・ノンドープI no.sqG a o.aIAS歪層 ・n”−1nGaAs層 ・ノンドープI nAffiAsJi ・半絶縁性!nP基板 ・コレクタ電極 ・ベース電極 ・エミッタ電極 −n−Af...Ga..,As層 − p ”−A IXG a l−.A s層・n−G
aAs層 33・ 34・ 35・ 41・ 42・ 43・ n“一GaAs層 コレクタ空乏層 コレクタ・コンタクト層 i−GaAs層 p“−CyaAsN n”−GaAs層

Claims (1)

    【特許請求の範囲】
  1. (1)化合物半導体基板(111)面上に形成されるエ
    ミッタ層、ベース層及びコレクタ層の主要な層からなる
    化合物半導体バイポーラトランジスタにおいて、 内部応力を結晶中に有する少なくとも1つの歪層をコレ
    クタ層中に含むことを特徴とする化合物半導体バイポー
    ラトランジスタ。
JP1054488A 1989-03-07 1989-03-07 化合物半導体バイポ―ラトランジスタ Expired - Fee Related JP2522384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1054488A JP2522384B2 (ja) 1989-03-07 1989-03-07 化合物半導体バイポ―ラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1054488A JP2522384B2 (ja) 1989-03-07 1989-03-07 化合物半導体バイポ―ラトランジスタ

Publications (2)

Publication Number Publication Date
JPH02234433A true JPH02234433A (ja) 1990-09-17
JP2522384B2 JP2522384B2 (ja) 1996-08-07

Family

ID=12972031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1054488A Expired - Fee Related JP2522384B2 (ja) 1989-03-07 1989-03-07 化合物半導体バイポ―ラトランジスタ

Country Status (1)

Country Link
JP (1) JP2522384B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883805A (ja) * 1994-09-12 1996-03-26 Nec Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883805A (ja) * 1994-09-12 1996-03-26 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2522384B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
JP2786327B2 (ja) ヘテロ接合電界効果トランジスタ
US5357119A (en) Field effect devices having short period superlattice structures using Si and Ge
Morkoc et al. Strained layer heterostructures, and their applications to MODFETs, HBTs, and lasers
US5631477A (en) Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
JPS6127681A (ja) 超格子構造のチヤネル部をもつ電界効果トランジスタ
JPS63252478A (ja) 絶縁ゲ−ト型半導体装置
US4797716A (en) Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields
EP1069622B1 (en) An InPSb channel HEMT on InP for RF applications
JPS62256478A (ja) 化合物半導体装置
US4590502A (en) Camel gate field effect transistor device
US5132746A (en) Biaxial-stress barrier shifts in pseudomorphic tunnel devices
US4532533A (en) Ballistic conduction semiconductor device
US4600932A (en) Enhanced mobility buried channel transistor structure
JPH0312769B2 (ja)
JPH02234433A (ja) 化合物半導体バイポーラトランジスタ
JP2571583B2 (ja) ▲iii▼−▲v▼族化合物半導体電界効果トランジスタ
JPH03187269A (ja) 半導体装置
JP2964637B2 (ja) 電界効果トランジスタ
JP3094500B2 (ja) 電界効果トランジスタ
JPS6214105B2 (ja)
JP2541280B2 (ja) 半導体装置
JP2616634B2 (ja) 電界効果トランジスタ
JPS59968A (ja) 半導体装置
JPH01175724A (ja) 半導体結晶の構造
JP2655594B2 (ja) 集積型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees