JPH02234236A - Data processor - Google Patents

Data processor

Info

Publication number
JPH02234236A
JPH02234236A JP5375589A JP5375589A JPH02234236A JP H02234236 A JPH02234236 A JP H02234236A JP 5375589 A JP5375589 A JP 5375589A JP 5375589 A JP5375589 A JP 5375589A JP H02234236 A JPH02234236 A JP H02234236A
Authority
JP
Japan
Prior art keywords
module
circuit
signal
pseudo
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5375589A
Other languages
Japanese (ja)
Inventor
Kazuhiko Ishibashi
和彦 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5375589A priority Critical patent/JPH02234236A/en
Publication of JPH02234236A publication Critical patent/JPH02234236A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To omit the necessity to entirely stop a data processor even when the function of a module is stopped for its own diagnosis, etc., by adding a pseudo answer circuit to each module and attaining the selection of the function parts and the pseudo answer circuits. CONSTITUTION:When a data request signal is inputted to a pseudo answer circuit 4 for transmission of data to a module 5, the circuit 4 produces a prescribed answer signal. A selection part 2 selects the circuit 4 in place of a function part 3 with an instruction and connects the circuit 4 to a transmission/ reception part 1. Thus it is possible to obtain a data processor which has the high working efficiency and is not required to stop its entire working even when the module function is stopped for self-diagnosis, etc.

Description

【発明の詳細な説明】 (概要) ゜信号の伝送を行うコモンバスと、当該コモンバスとの
間で信号の送受信を行う送受信部及び所定のデータ処理
機能を実現する機能部を有する少なくとも1つのモジュ
ールとを有するデータ処理装置に関し、 モジュールについて自己診断等を行うために当該モジュ
ールの機能を停止した場合に、装置全体の動作を停止す
る必要がない作業効率の高い複数モジュール接続装置を
提供することを目的とし、 当該モジュールに対するデータの送信を要求するデータ
要求信号が当該回路に入力した場合には所定の応答信号
を発生させる疑似応答回路と、指示があった場合には前
記機能部の代りに前記疑似応答回路を選択して前記送受
信部と接続させる選択部とを前記モジュールに設けた構
成である。
[Detailed Description of the Invention] (Summary) ゜ A common bus that transmits signals, at least one module having a transmitter/receiver unit that transmits and receives signals between the common bus and a functional unit that implements a predetermined data processing function. The purpose of the present invention is to provide a multi-module connection device with high work efficiency that does not require stopping the operation of the entire device when the function of a module is stopped to perform self-diagnosis, etc. on a data processing device that has a module. and a pseudo response circuit that generates a predetermined response signal when a data request signal requesting data transmission to the module is input to the circuit, and a pseudo response circuit that generates a predetermined response signal in place of the functional section when instructed In this configuration, the module is provided with a selection section that selects a response circuit and connects it to the transmission/reception section.

〔産業上の利用分野〕[Industrial application field]

本発明はデータの演算処理、印字処理、記憶処理等のデ
ータ処理機能を有するデータ処理装置に係り、特に信号
の伝送を行うコモンバスと、当該コモンバスとの間で信
号の送受信を行う送受信部及び所定のデータ処理機能を
実現する機能部を有する少なくとも1つのモジュールと
を有するデータ処理装置に関する。
The present invention relates to a data processing device having data processing functions such as data arithmetic processing, printing processing, and storage processing, and particularly relates to a common bus that transmits signals, a transmitting/receiving section that transmits and receives signals between the common bus, and a predetermined The present invention relates to a data processing device having at least one module having a functional unit that realizes a data processing function.

ここで、「モジュール」とはハードウェアに関して交換
可能な機能的に独立性が高い機能単位をいう。
Here, the term "module" refers to a functional unit that is highly functionally independent and can be replaced with hardware.

「データ処理装置」とは例えばデータについて演算処理
をしたり、検索、印字、表示または記憶等の種々のデー
タ処理を行う装置をいう。
A "data processing device" refers to a device that performs arithmetic processing on data, and performs various data processing such as searching, printing, displaying, or storing.

(従来の技術) 従来、第5図に示すように、コモンバス61と、所定の
データの処理機能を有するモジュール105とを有する
データ処理装置があった。
(Prior Art) Conventionally, as shown in FIG. 5, there has been a data processing device having a common bus 61 and a module 105 having a predetermined data processing function.

当該装置のモジュール105は同図に示すように、他モ
ジュールとの信号の送受信を行う送受信部としてのドラ
イバ/レシーバ101と、プログラムに従って動作する
MPUを有し、所定のデータ処理機能を実現する機能部
103と、当該機能部103と前記コモンバス61との
間の信号のレベル、タイミング、駆動電流等の調整を行
うコモンバス・インタフェース102とを有するもので
ある。
As shown in the figure, the module 105 of the device has a driver/receiver 101 as a transmitter/receiver unit that transmits and receives signals with other modules, and an MPU that operates according to a program, and has the function of realizing a predetermined data processing function. 103, and a common bus interface 102 that adjusts the signal level, timing, drive current, etc. between the functional unit 103 and the common bus 61.

さらに、当該モジュールlO゛5には、自己診断を行う
場合に、当該モジュール105を当該装置から論理的に
遮断するための信号を通知するサブバス71が接続され
ている。
Furthermore, a sub-bus 71 is connected to the module 105 for notifying a signal for logically disconnecting the module 105 from the device when performing self-diagnosis.

尚、当該データ処理装置の全体概略図を第2図に示す。Incidentally, an overall schematic diagram of the data processing apparatus is shown in FIG.

次に、当該データ処理装置により自己診断を行う場合に
ついて説明する。
Next, a case in which self-diagnosis is performed by the data processing device will be described.

ここで、「自己診断」とは各モジュール自身が自動的に
障害箇所の有無を調べ、障害箇所を指摘することで、プ
ログラム(ファームウェア)に従って行われる。
Here, "self-diagnosis" is performed according to a program (firmware) in which each module automatically checks for the presence or absence of a fault location and points out the fault location.

第5図に示したモジュール105に対して自己診断プロ
グラムを実行させるには、当該モジュールの本来の機能
を停止させ、前記機能部103に自己診断プログラムを
転送して当該プログラムを実行させることになる。
In order to cause the module 105 shown in FIG. 5 to execute a self-diagnosis program, the original function of the module must be stopped, and the self-diagnosis program is transferred to the functional section 103 to execute the program. .

その際、他のモジュールに悪影響のないようにするため
モジュール105をコモンバス61から単に遮断するの
ではなく、当該データ処理装置全体の動作を一時停止さ
せる必要があった。
At this time, in order to avoid any adverse effects on other modules, it was necessary to temporarily stop the operation of the entire data processing device, rather than simply disconnecting the module 105 from the common bus 61.

これは、単に当該モジュール105を遮断状態にしただ
けでは、他のモジュールからのコモンバス61を介して
のアクセスに対して無応答という状態が発生し、装置全
体の動作シーケンスを崩しかねないからである。
This is because if the module 105 is simply placed in a disconnected state, there will be no response to accesses from other modules via the common bus 61, which may disrupt the operation sequence of the entire device. .

(発明が解決しようとする課題) ところで、モジュールにより構成された従来のデータ処
理装置にあっては、自己診断を実行するには対象となる
モジュールだけではなく当該装置全体を停止させる必要
がある。しかし、近年におけるデータ処理装置の大型化
,多機能化及び複雑化にともない、装置の一部の機能を
診断するために装置全体を停止させることは大きな影響
を与えるという問題点を有していた。
(Problems to be Solved by the Invention) By the way, in a conventional data processing device configured with modules, in order to perform self-diagnosis, it is necessary to stop not only the target module but the entire device. However, as data processing equipment has become larger, more multifunctional, and more complex in recent years, there has been a problem in that stopping the entire equipment in order to diagnose a part of the equipment's functions has a large impact. .

そこで、本発明はデータ処理装置を構成するモジュール
に対して自己診断等を行うために当該モジュールの本来
の勤労を停止させる場合であっても、装置全体の動作を
停止する必要がない作業効率の高いデータ処理装置を提
供することを目的としてなされたものである。
Therefore, the present invention provides an improvement in work efficiency that does not require stopping the operation of the entire device even when the original work of the modules constituting the data processing device is stopped in order to perform self-diagnosis or the like. This was done with the aim of providing a high-performance data processing device.

(課題を解決するための手段) 以上の技術的課題を解決するため本発明は第1図に示す
ように、信号の伝送を行うコモンバス6と、当該コモン
バス6との間で信号の送受信を行う送受信部1及び所定
のデータ処理機能を実現する機能部3を有する少なくと
も1つのモジュール5とを有するデータ処理装置におい
て、当該モジュール5に対するデータの送信を要求する
データ要求信号が当該回路に入力した場合には所定の応
答信号を発生させる疑似応答回路4と、指示があった場
合には前記機能部3の代りに前記疑似応答回路4を選択
して前記送受信部1と接続させる選択部2とを前記モジ
ュール5に設けたものである。
(Means for Solving the Problems) In order to solve the above technical problems, the present invention transmits and receives signals between a common bus 6 that transmits signals and the common bus 6, as shown in FIG. In a data processing device having a transmitting/receiving unit 1 and at least one module 5 having a functional unit 3 that implements a predetermined data processing function, when a data request signal requesting data transmission to the module 5 is input to the circuit. includes a pseudo-response circuit 4 that generates a predetermined response signal, and a selection section 2 that selects the pseudo-response circuit 4 instead of the functional section 3 and connects it to the transmitting/receiving section 1 when instructed to do so. This is provided in the module 5.

(作用) ある1つのモジュール5について自己診断等により当該
モジュール5の本来の機能を停止させる必要がある場合
には、例えば前記コモンバス6とは別個に設けた信号線
により指示を前記選択部2に与える。
(Function) When it is necessary to stop the original function of a certain module 5 due to self-diagnosis or the like, an instruction is sent to the selection unit 2 through a signal line provided separately from the common bus 6, for example. give.

すると、当該選択部2は通常の動作を行う場合に選択す
る機能部3の代りに疑似応答回路4を選択して前記コモ
ンバス6と接続することになる。
Then, the selection section 2 selects the pseudo-response circuit 4 instead of the functional section 3 that is selected during normal operation, and connects it to the common bus 6.

本来の機能が停止されている際に、前記コモンバス6を
通って、当該装置の他のモジュール等から当該モジュー
ル5に対してデータ送信要求信号が前記送受信部1によ
り受信されると、当該信号は前記機能部3の代りに選択
された前記疑似応答回路4に入力する。
When the transmitting/receiving section 1 receives a data transmission request signal from another module of the device to the module 5 through the common bus 6 while the original function is stopped, the signal is The signal is input to the pseudo-response circuit 4 selected instead of the functional section 3.

すると、当該疑似応答回路4は当該信号に対して所定の
応答信号を発生させて前記送受信部1を介して当該信号
を送信した他のモジュール等に送信することになる。
Then, the pseudo-response circuit 4 generates a predetermined response signal in response to the signal and transmits it via the transmitting/receiving section 1 to the other module or the like that transmitted the signal.

ここで、「所定の信号」とは例えば当該モジュールが自
己診断中等であることを示す信号である。
Here, the "predetermined signal" is, for example, a signal indicating that the module is undergoing self-diagnosis or the like.

したがって、当該モジュール5は当該機能が停止してい
る場合であっても、恰も通常動作をしているように他の
モジュール等から見えるので、装置全体としての動作シ
ーケンスを一時的に保つことができる。
Therefore, even if the module 5 has stopped its function, it appears to other modules as if it were operating normally, so the operating sequence of the entire device can be temporarily maintained. .

(実施例) 続いて、本発明の実施例に係るデータ処理装置について
説明する。
(Example) Next, a data processing device according to an example of the present invention will be described.

当該装置は第2図に示すように、各種の機能を有する複
数のモジュール51,52,53,・・・5nと、当該
各モジュールと分岐接続するコモンバス60及びサブバ
ス70とを有するとともに、当該装置の維持管理用のメ
ンテナンス用モジュール50を有する。
As shown in FIG. 2, the device has a plurality of modules 51, 52, 53, ... 5n having various functions, a common bus 60 and a sub-bus 70 that are branch-connected to each module, and the device It has a maintenance module 50 for maintenance management.

これら各モジュールは自己以外の他のモジュールと前記
コモンバス60を介ひて信号の送受信を行う送受信部1
1,12,・・・in,10を有する。
Each of these modules has a transmitting/receiving section 1 that transmits and receives signals to and from other modules other than itself via the common bus 60.
1, 12, ...in, 10.

本実施例に係るモジュール51(他のモジュールについ
ても同様)について第3,4図に基づいて説明する。
The module 51 (the same applies to other modules) according to this embodiment will be explained based on FIGS. 3 and 4.

第3図に示すように,当該モジュール51は送受信部1
としてのドライバ/レシーバと、選択部2としてのマル
チプレクサ2lと、所定のデータの処理機能を実現する
ための機能部31と、疑似応答回路41と、OR素子8
1とを有する。
As shown in FIG. 3, the module 51 includes the transmitting and receiving unit 1
a driver/receiver as a driver/receiver, a multiplexer 2l as a selection section 2, a functional section 31 for realizing a predetermined data processing function, a pseudo-response circuit 41, and an OR element 8.
1.

ここで、機能部31は同図に示すように当該モジュール
51の機能を実現するために必要なプログラムにより動
作するMPUやハードウェア等で構成された制御部31
aと、当該制御部31aと前記送受信部1lを介して接
続された前記コモンバス60との間の信号レベル、タイ
ミング、駆動電流等の調節を行うコモンインタフェース
回路3lbと、サブバス70との間の信号レベル等の調
節を行うサブバスインタフェース回路31cとを有する
Here, the functional unit 31 is a control unit 31 configured with an MPU, hardware, etc. that operates according to a program necessary to realize the functions of the module 51, as shown in the figure.
a, a common interface circuit 3lb that adjusts the signal level, timing, drive current, etc. between the control unit 31a and the common bus 60 connected via the transmitting/receiving unit 1l, and the sub-bus 70. It has a sub-bus interface circuit 31c that adjusts levels and the like.

また、疑似応答回路41は同図に示すように、入力信号
を一時保持するレジスタ41aと、入力したコマンド等
の信号を解析するデコーダ4lbと、当該解析結果に基
づいて所定の応答信号を発生させるステータス・エンコ
ーダ41cと、発生した応答信号を送信する送信部41
dと、当該信号を一時保持するレジスタ41eとを有す
る。
Further, as shown in the figure, the pseudo response circuit 41 includes a register 41a that temporarily holds input signals, a decoder 4lb that analyzes signals such as input commands, and generates a predetermined response signal based on the analysis result. A status encoder 41c and a transmitter 41 that transmits the generated response signal.
d, and a register 41e that temporarily holds the signal.

また、第4図に示すように、前記送受信部1lはバッフ
711a,llbと、NOR素子11c,lidとを有
する。
Further, as shown in FIG. 4, the transmitting/receiving section 1l has buffers 711a and llb, and a NOR element 11c and lid.

さらに、前記マルチプレクサ21は同図に示すように、
AND素子21a,2lb,21c,21d,21f及
びOR素子21eを有するものである。
Furthermore, as shown in the figure, the multiplexer 21 is
It has AND elements 21a, 2lb, 21c, 21d, 21f and an OR element 21e.

また、前記サブバス70は第3.4図に示すように、当
該モジュール51と前記コモンバス60との間の接続及
び遮断を行うために用いるMOE信号線70a、前記機
能部31と前記疑似応答回路41との切り換え選択を行
うために用いるDIAG信号線70b及び自己診断用等
のデータを送信するために使用するデータ線70cを有
する。
Further, as shown in FIG. 3.4, the sub-bus 70 includes an MOE signal line 70a used to connect and disconnect between the module 51 and the common bus 60, the functional section 31, and the pseudo-response circuit 41. It has a DIAG signal line 70b used for switching and selecting, and a data line 70c used for transmitting data for self-diagnosis and the like.

続いて、本実施例に係るデータ処理装置の動作について
説明する。
Next, the operation of the data processing apparatus according to this embodiment will be explained.

第3,4図に示したモジュール51が通常の動作を行う
場合には、前記サブバス70のDIAG線70bを“1
”′状態とすることにより第4図に示したマルチブレク
サ21のAND素子21a及びAND素子21dの出力
を有効とし、AND素子21f,21cの出力を無効と
するので、前記機能部31と前記コモンバス60との双
方向の信号のやりとりが可能となる。
When the module 51 shown in FIGS. 3 and 4 performs normal operation, the DIAG line 70b of the sub-bus 70 is set to "1".
By setting the "'' state, the outputs of the AND elements 21a and 21d of the multiplexer 21 shown in FIG. It becomes possible to exchange signals in both directions.

すなわち、当該モジュール51から他のモジュールに信
号の出力を行う場合には、前記コモンバスインタフェー
ス回路3lbから“1゛状態のWT信号を出力すること
により、前記ドライバ/レシーバ11のバッファlla
を開き、バッファ1lbは閉じるので、出力線のみが開
かれること・になり前記制御部31aで処理された信号
の送信が行われることになる。
That is, when outputting a signal from the module 51 to another module, the buffer lla of the driver/receiver 11 is output by outputting the WT signal in the "1" state from the common bus interface circuit 3lb.
Since the buffer 1lb is opened and the buffer 1lb is closed, only the output line is opened, and the signal processed by the control section 31a is transmitted.

一方、当該モジュール51が他のモジュールから信号の
受信を行う場合には、前記コモンバス・インタフェース
回路3lbは前記WT信号をllOIT状態とすること
により、前記ドライバ/レシーバ11のバッファlla
を閉じ、バッファllbを開くことにより信号の受信を
行い、前記制御部31aで所定の処理が行われることに
なる。
On the other hand, when the module 51 receives a signal from another module, the common bus interface circuit 3lb changes the buffer lla of the driver/receiver 11 by setting the WT signal to the llOIT state.
The signal is received by closing the buffer llb and opening the buffer llb, and predetermined processing is performed by the control section 31a.

一方、第3.4図に示したモジュール51が自己診断を
行う場合には、前記サブバス70のうちDIAG線70
bを44088状態とすることにより第4図に示したマ
ルチプレクサ2lのAND素子21a,21dの出力を
無効とし、AND素子21c,21fの出力を有効とす
ることにより前記機能部31の代りに疑似応答回路4l
を選択する。
On the other hand, when the module 51 shown in FIG. 3.4 performs self-diagnosis, the DIAG line 70 of the sub-bus 70
By setting b to the 44088 state, the outputs of the AND elements 21a and 21d of the multiplexer 2l shown in FIG. circuit 4l
Select.

その後、前記メンテナンス用モジュール50は前記サブ
バス70のデータ線70cにより前記機能部3lの制御
部31aにサブバスインタフェース回路3lbを介して
自己診断プログラムを転送する。
Thereafter, the maintenance module 50 transfers the self-diagnosis program to the control section 31a of the functional section 3l via the sub-bus interface circuit 3lb via the data line 70c of the sub-bus 70.

すると、前記制御部31aは当該診断プログラムに従っ
て、自己診断を行うことになる。
Then, the control unit 31a performs a self-diagnosis according to the diagnostic program.

自己診断が実行されている間に当該モジュール51に対
して、例えば「データを何バイト送信せよ」というコマ
ンド及び当該コマンドを送信した他のモジュールの機番
等を示すデータを含む信号の送信が行われたとする。
While the self-diagnosis is being executed, a signal is sent to the module 51 that includes, for example, a command "Send how many bytes of data" and data indicating the machine number of the other module that sent the command. Suppose that

当該信号は前記ドライバ/レシーバl1及びマルチブレ
クサ21を介して前記疑似応答回路41に入力すること
になる。
The signal is input to the pseudo-response circuit 41 via the driver/receiver l1 and the multiplexer 21.

当該信号は一旦レジスタ41aに保持され、デコーダ4
lbにより当該信号の内容が解析される。
The signal is temporarily held in the register 41a and then sent to the decoder 4.
The content of the signal is analyzed by lb.

解析された信号がデータの送信を要求するコマンドを含
む信号である場合には、その旨が前記ステータス・エン
コーダ41cに送出されるとともに、当該コマンドの送
信先を示す機番が前記送信部41dに送出される。
If the analyzed signal is a signal that includes a command requesting data transmission, that fact is sent to the status encoder 41c, and a machine number indicating the destination of the command is sent to the transmitter 41d. Sent out.

前記ステータス・エンコーダ41cは前記デコーダ4l
bからデータの送信を要求する旨の信号が入力すると、
「当該モジュール51は自己診断中である」旨の信号を
発生させ、前記送信部41dは解析された相手先に対・
して当該信号を送信させるために、WT信号を1411
1状態として、前記ドライバ/レシーバl1のバッファ
llaを開いて前記データを相手先に送信することにな
る。
The status encoder 41c is the decoder 4l.
When a signal requesting data transmission is input from b,
The transmitting unit 41d generates a signal indicating that “the module 51 is undergoing self-diagnosis”, and sends a signal to the analyzed destination.
1411 to cause the WT signal to be transmitted.
In state 1, the buffer lla of the driver/receiver l1 is opened and the data is transmitted to the destination.

以上説明したように、自己診断プログラムが実行されて
いる間は前記機能部31によるコモンバス60への送受
信能力がなくなるが、前記疑似応答回路41が前記コモ
ンバス60と接続されているので、当該コモンバス60
上の他のモジュールに対して、当該モジュール51が恰
も通常動作を行っているように見せることができること
になる。
As explained above, while the self-diagnosis program is being executed, the functional unit 31 loses its ability to transmit and receive data to and from the common bus 60, but since the pseudo-response circuit 41 is connected to the common bus 60, the common bus 60
This makes it possible for the module 51 to appear as if it is performing normal operation relative to the other modules above.

したがって、装置全体の動作シーケンスを一時的に保つ
ことができ、当該データ処理装置が動作中であっても1
つのモジュールに対して自己診断プログラムを実行させ
ることができることになる。
Therefore, the operating sequence of the entire device can be temporarily maintained, and even if the data processing device is in operation, one
This means that a self-diagnosis program can be executed for one module.

尚、本実施例では従来と同様に前記サブバス70にMO
E信号線70aを設けることにより、故障等の生じた不
良モジュールを前記コモンバス60から遮断させて、当
該装置から除去することができるようにしている。
Incidentally, in this embodiment, as in the conventional case, the sub-bus 70 is connected to the MO
By providing the E signal line 70a, a defective module that has failed or the like can be disconnected from the common bus 60 and removed from the device.

また、モジュール51の遮断はサブバス70によるだけ
でなく、前記コモンバス・インタフェース回路2lb及
び送信部41dからOE信号を出力させることによって
も可能である。
Furthermore, the module 51 can be shut off not only by the sub-bus 70 but also by outputting the OE signal from the common bus interface circuit 2lb and the transmitter 41d.

以上の実施例の説明は1つのモジュール51についての
み説明したが、複数の場合も同様である。
Although the above embodiment has been described only for one module 51, the same applies to a plurality of modules.

(発明の効果) 以上説明したように、本発明は各モジュールに疑似応答
回路を設け、機能部と当該応答回路とを選択可能にする
ことにより、当該モジュールについて自己診断を行う場
合には前記機能部の代りに前記疑似応答回路を選択する
ことにより、自己診断等を行うために本来のモジュール
の機能を停止させた場合には、前記機能部の代りに前記
疑似応答回路を選択することにより、他のモジュールか
らのデータの送信要求があった場合には、所定の応答信
号を送信するようにしている。
(Effects of the Invention) As explained above, the present invention provides a pseudo-response circuit in each module and makes it possible to select the functional section and the response circuit, so that when performing self-diagnosis on the module, the function By selecting the pseudo-response circuit instead of the functional section, when the function of the original module is stopped for self-diagnosis etc., by selecting the pseudo-response circuit instead of the functional section, When there is a data transmission request from another module, a predetermined response signal is transmitted.

したがって,自己診断等により本来のモジュールの機能
を停止させた場合であっても、他のモジュール等は自己
診断等のため機能の停止されたモジュールが正常に動作
しているように見えるため、装置全体の動作の流れに悪
影響を与えることはなく装置全体の運転を停止させなく
ても済むため,連続可動時間の長い作業効率の高いデー
タ処理装置を実現することができる。
Therefore, even if the function of the original module is stopped due to self-diagnosis, etc., other modules will appear to be operating normally due to self-diagnosis, etc., so the device Since this does not adversely affect the overall flow of operations and does not require the entire device to be shut down, it is possible to realize a data processing device with a long continuous operation time and high work efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、第2図は実施例及び
従来例に係るブロック図、第3図は実施例に係るモジュ
ールのうち特に疑似応答回路を詳細に示す図、第4図は
実施例に係るモジュールのうち特にマルチプレクサ及び
ドライバ/レシーバを詳細に示す図、第5図は従来例に
係るモジュールを示すブロック図である。 1(11)・・・送受信部(ドライバ/レシーバ)2(
21)・・・選択部(マルチブレクサ)3,31・・・
機能部 4,41・・・疑似応答回路 6,60・・・コモンバス
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of an embodiment and a conventional example, Fig. 3 is a diagram showing in detail a pseudo-response circuit among the modules of the embodiment, and Fig. 4 is a block diagram of the principle of the present invention. FIG. 5 is a block diagram showing a module according to a conventional example. 1 (11)... Transmission/reception section (driver/receiver) 2 (
21)... Selection section (multiplexer) 3, 31...
Functional parts 4, 41...pseudo response circuits 6, 60...common bus

Claims (1)

【特許請求の範囲】 信号の伝送を行うコモンバス(6)と、当該コモンバス
(6)との間で信号の送受信を行う送受信部(1)及び
所定のデータ処理機能を実現する機能部(3)を有する
少なくとも1つのモジュール(5)とを有するデータ処
理装置において、当該モジュール(5)に対するデータ
の送信を要求するデータ要求信号が当該回路に入力した
場合には所定の応答信号を発生させる疑似応答回路(4
)と、 指示があった場合には前記機能部(3)の代りに前記疑
似応答回路(4)を選択して前記送受信部(1)と接続
させる選択部(2)とを前記モジュール(5)に設けた
ことを特徴とするデータ処理装置。
[Claims] A common bus (6) that transmits signals, a transmitter/receiver (1) that transmits and receives signals between the common bus (6), and a functional unit (3) that implements a predetermined data processing function. A pseudo-response that generates a predetermined response signal when a data request signal requesting data transmission to the module (5) is input to the circuit, in a data processing device having at least one module (5) having the module (5). Circuit (4
), and a selection section (2) that selects the pseudo-response circuit (4) instead of the functional section (3) and connects it to the transmitting/receiving section (1) when instructed to do so. ).
JP5375589A 1989-03-08 1989-03-08 Data processor Pending JPH02234236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5375589A JPH02234236A (en) 1989-03-08 1989-03-08 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5375589A JPH02234236A (en) 1989-03-08 1989-03-08 Data processor

Publications (1)

Publication Number Publication Date
JPH02234236A true JPH02234236A (en) 1990-09-17

Family

ID=12951630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5375589A Pending JPH02234236A (en) 1989-03-08 1989-03-08 Data processor

Country Status (1)

Country Link
JP (1) JPH02234236A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195264A (en) * 1992-12-22 1994-07-15 Nec Corp Cache coincidence processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195264A (en) * 1992-12-22 1994-07-15 Nec Corp Cache coincidence processor

Similar Documents

Publication Publication Date Title
JPH02234236A (en) Data processor
JP3591383B2 (en) Apparatus and method for diagnosing shared bus failure
US5796987A (en) Emulation device with microprocessor-based probe in which time-critical functional units are located
JP2929242B2 (en) Processing equipment
JPH10133903A (en) Data transfer controller and loop back test system
JPS60147553A (en) Control apparatus having self-diagnosing function
KR0131860B1 (en) Apparatus for input/output of console in multiprocessor system and method of the same
JP2504865B2 (en) Bus selection operation test method
JPS63276137A (en) Remote maintenance diagnosis system
JPH03268159A (en) Console connection system for maintenance
CN116582473A (en) Rack-mounted communication equipment and serial port management method thereof
JPH04142648A (en) Data transfer processing system
JPH10215298A (en) Fault diagnostic circuit for half-duplex data transfer circuit
JPH03260844A (en) Diagnostic control system
JPH0225141A (en) Communication control equipment diagnostic system
JPH0319055A (en) Data transfer device
JPS59106022A (en) Bus connecting system
JPH01211043A (en) Data transfer equipment
JPS61273044A (en) Data transmitter
JPS5953743B2 (en) Communication control device
JPS62180441A (en) Diagnosis system for transmission bus
JPH02198990A (en) Controller for elevator
JP2001043104A (en) Bus monitor device for computer system
JPS62200858A (en) Diagnosing system for d channel access competition control action
JP2001109672A (en) Scsi bus controller