JPH0223083A - モータの駆動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はロボットやＮＧ工作機械等に用いられるモータ
の駆動ｆｌｉｌＪＩＤ装置に関する。

（従来の技術） この種の従来のモータの駆動ｉ１１制御装首は、第３図
に示す如くに偶成されていた。

第３図において、１はＣＰＵ　（中央処Ｊｌ！装置）、
２はＤ／Ａコンバータ、３はアンプ、４はモータ、５は
電流検出器、６はフィルタ、７はアンプ、８はサンプル
ホールド回路、９はＡ／Ｄコンバータである。

モータ４を駆動するに際し、ＣＰＵ１は目標とする負荷
（駆動電流）に対応したｔｉｌｌ　１１１１１データ（
８ｂｉｔ）を出力する。

この制御データはＤ／Ａコンバータ２によりアナログ信
号に変換され、更にアンプ３により所定の利得で増幅さ
れた後、駆動電流としてモータ４に入力する。

これによりモータ４は上記駆動電流に応じた出力で駆動
される。

係る制御系において、モータ４を負荷に応じて精度よく
駆動するためにはその駆動電流を規定の目標値に正しく
維持することが望まれる。

この要求を満たすべく以下に述べるフィードバック制御
系が機能する。

すなわち、このフィードバック制御系において、電流検
出器５は、モータ４の駆動中にこれを流れる電流の検出
を行う。

この電流検出器５の出力データは、フィルタ６を経てア
ンプ７に入力する。

ここでアンプ７は、フィルタ６からの入力を一定の利得
でｊ！１幅し、サンプルホールド回路８に出力する。

またサンプルホールド回路８は、アンプ７の出力をサン
プルホールドし、その結果をＡ／Ｄコンバータ９へ出力
する。

次いでＡ／Ｄコンバータ９はサンプルボールド回路８の
出力を規定の分解能でＡ／Ｄ変換し、その結果をＣＰＵ
１へ出力する。

そしてＣＰＵ　１はこのＡ／Ｄコンバータ９の出力デー
タからモータ４を流れる電流のレベルを認識し、当該レ
ベルが目標とする負荷に応じた値となるべくモータ４に
供給する電流（Ｄ／Ａコンバータ２へ出力する制御デー
タ）を制ａする。

ここでＡ／［］コンバータ９の分解能を３ｂｉｔとし、
その分解の対象となる電流範囲を第４図に示すように６
０Ａに設定すれば、この装置における電流検出分解能は
０．２３Ａ／ｂ　ｉ　ｔで与えられる。

ところで、モータ４に流れる電流は負荷に比例し、負荷
が大きいと大電流が流れ、負荷が小さくなるに従って小
電流となる。

これを出力１ＫＷ程度のＤＣモータに当てはめてみると
、大負荷時に流れる電流が３０Ａ程度、また小負荷時に
流れる電流が１Ａ程度にそれぞれ相当することになる。

今、第３図に示す従来のモータの駆動制御装置において
、モータ４としてこの種のＤＣモータを用い、電流制御
精度の目標値を±５％以下として当該モータ４を駆動す
るものとすれば、その電流検出分解能（０，２３Ａ／ｂ
　ｉ　ｔ）からしてモータ４を流れる電流値が４．６Ａ
以上でなければこの目標を達成できないことになる。

この目標を達成できない場合の例として、例えば、上記
電流検出分解能＜０．２３Ａ／ｂ　ｉ　ｔ）によって検
出された電流ｆ１１にもとづきモータ４を流れる電流を
１Ａに制御する場合について考えてみる。

この場合、前述の電流検出分解能によって、当該負荷領
域近傍における電流検出器５の出力データとＡ／Ｄコン
バータ９の出力データとの関係は第５図に示す如くとな
る。

この第５図の特性図によれば、目標制＠電流１Ａでモー
タ４を駆動中にこのモータ４を流れる電流はＡ／Ｄコン
バータ９により０．９２Ａ〜１゜１５Ａの範囲の精度で
検出されることになる。

従ってこの検出データにもとづいてＣＰＵ１によりなさ
れる電流制御では、上記電流検出精度がそのまま反映さ
れてモータ４を流れる実際の電流もまた上記範囲内に制
御されることになる。

ここで実際にモータ４を流れる電流０．９２Ａ〜１．１
５Ａは、目標電流値１Ａに対して０．０８Ａ〜０．１５
Ａすなわち一８％〜＋１５％の変動率となり、目標とし
ている制御精度±５％を大幅に越えた値となる。

この種の従来のモータの駆動制御装置において、４．６
Ａ以下の低負荷領域においても制御粘度上５％を安定し
て得るためには、Ａ／Ｄコンバータ９としてより高分解
能（例えば１２ｂ　ｉ　ｔ）のものを用いる必要があり
、コストアップを強いられることになった。

（発明が解決しようとする課題） このように上記従来のモータの駆動制御装置では、フィ
ードバックＩ！Ｉ１１ｗＪ系による電流検出に際し、低
負荷から高負荷に及ぶ広範な負荷領域をＡ／Ｄコンバー
タの固定分解能で一様に処理していたため、低負荷にな
る程、電流検出精度に追従した制御精度の低下を免れず
、この解決策として高分解能のＡ／Ｄコンバータを用い
るとコストアップが避けられないという問題点があった
。

本発明は上記実情に鑑みてなされたものであり、現状の
分解能のＡ／Ｄコンバータを用いたまま低負荷から高負
荷に及ぶ広範な負荷領域において高精度の電流制御を実
施でき、高分解能のＡ／Ｄコンバータを用いることによ
るコストアップを回避することができるモータの駆動制
御装置を提供することを目標とする。

（課題を解決するための手段） 本発明のモータの駆動制御装置は、モータに流れる電流
を検出する電流検出手段と、該電流検出手段の出力を増
幅する増幅手段と、該増幅手段に対して少なくとも大小
２つの菫なる利得を設定する利得可変手段と、前記１１
幅手段の出力を規定の分解能でＡ／Ｄ変換するＡ／Ｄ変
操手段と、該Ａ／Ｄ変換手段の出力から前記モータに流
れる電流のレベルを認識し、該レベルが目標とする負荷
に応じた値となるべく当該モータに供給する電流を制御
する制御手段と　を具備し、該制御手段は認識した電流
レベルが予め設定される負荷に対応した値以下となった
ら前記増幅手段の利得がそれまでより大きい値となるよ
うに前記利得可変手段を駆動するようにしたことを特徴
とする。

（作用） 本発明のモータの駆動制ａ装置では、フィードバック制
御系の増幅手段の利得を可変設定可能に構成し、予め定
められる値より低い負荷領域においては上記増幅手段の
利得をより大きくなるように切替えることでＡ／Ｄコン
バータの分解能を疑似的に高めるようにしたものであり
、係る作用によって新たに高分解能のＡ／Ｄコンバータ
を用意することなく低負荷領域における電流検出精度を
高めることができ、延いては制御精度の向上も見込める
ようになる。

（実施例） 以下、本発明の実施例を添付図面にもとづいて詳細に説
明する。

第１図は本発明に係るモータの駆動制ａ装置の一実施例
を示すブロック図であり、第３図に示した従来装置の各
部と同様の機能を果たすものには同一の符号を付してい
る。

本発明のモータの駆動制ａ装置における新規構成として
、特に、そのフィードバック制御系にはアンプ７０とア
ナログスイッチ１０が設けられている。

ここでアンプ７０は、オペアンプ７１にその利得を決定
すべく作用する抵抗７２．７３．７４を接続して構成さ
れている。

これに対してアナログスイッチ１０は、これらの抵抗の
うちの１つすなわち抵抗７３と並列に接続されており、
ＣＰＬＪｌからの制御を受けてオンまたはオフされる。

このアナログスイッチ１０のオン、オフは抵抗７３に短
絡またはその復旧のいずれかの接続状態をもたらし、当
該各接続状態に応じてオペアンプ７１の利得を可変する
。

今、抵抗７２．７３．７４の抵抗値をそれぞれＲ１、Ｒ
、Ｒとするとき、アナログスイッチ１０がオンされた状
態（抵抗７３の短絡状態）でのオペアンプ７１の利得Ｇ
１は、 Ｇ１＝Ｒ３／Ｒ１ で与えられる。

これがアナログスイッチ１０がオフ（抵抗７３の短絡解
除）された状態になるとオペアンプ７１の利得Ｇ２は、 Ｇ　＝（Ｒ２＋Ｒ３）／Ｒ１ に変化する。

ここで、例えば、 ９×Ｒ１＝Ｒ２＝９×Ｒ３ と設定したものとすれば、上記利得はそれぞれＧ１＝１ Ｇ２＝１０ となる。

本発明のモータの駆動制御２Ｉｌ装置では、ＣＰｔＪ１
の制御２０によって、モータ４の高負荷時にはアナログ
スイッチ１０をオンにしてアンプ７０の利得を小さい方
の値Ｇ１に設定し、低負荷時にはアナログスイッチ１０
をオフにしてアンプ７０の利１′１を大きい方の値Ｇ２
に設定しつつ当該モータ４の駆動を行う。

ここでＣＰＵ１は、アンプ７０の利得をＧ１からＧ２に
切替える係る制皿を、規定の制御２０１度が損なわれる
ことのないように予め定めた負荷レベルを基準として行
うようにしている。

従来の装置を例にとると、この負荷レベルとしては、±
５％の制御精度が維持不能となる４、６Ａ相当の電流を
消費する負荷状態が目安となり、これより大きな負荷状
態で利得Ｇ１を、またこれより小さい負荷状態で利得Ｇ
２をそれぞれ設定するようにすればよい。

係るアンプ７０の利得の可変設定によりＡ／Ｄコンバー
タ９の電流検出分解能を、高負荷時０゜２３Ａ／ｂｉｔ
から低負荷時０．０２３Ａ／ｂｉｔへと高めることがで
きる。

これにより本発明のモータの駆動制御装置では、例えば
、４．６ＡＪ！上の電流を消費する負荷状態（高負荷時
）にあって、これまで通りＡ／Ｄコンバータ９の電流検
出分解能０．２３Ａ／ｂ　ｉ　ｔにより制御粘度±５％
を維持したモータ４の駆動が実現できる。

次に低負荷時における制御例として、例えば、１Ａの電
流が流れる負荷状態でモータ４を駆動する場合を考えて
みる。

この場合、ｃｐｕｉの制御によりアンプ７０には大きい
方の利’Ｆｔ　Ｇ　２が設定されているため、Ａ／Ｄコ
ンバータ９の電流検出分解能は０．０２３Ａ／ｂｉｔと
なり、当該負荷領域での電流検出器５の出力データとＡ
／Ｄコンバータ９の出力データの関係は第２図に示す如
くとなる。

この第２図の特性図によれば、目標制ｔＩＩ］雷流１Ａ
でモータ４を駆動中にこのモータ４を流れる電流はＡ／
Ｄコンバータ９により０．９９Ａ〜１゜０１Ａの範囲の
精度で検出されることになる。

従ってこのＡ／Ｄコンバータ９の検出データにもとづい
てＣＰＵ１によりなされる電流制御では、上記電流検出
精度がそのまま反映される結果、モータ４に実際に流れ
る電流も制御目標である１Ａに対して０．９９Ａ〜１．
０１Ａの範囲に制御されることになる。

これによって本発明では低負荷時においてもその１ｉｌ
Ｊ　ｍ精度を±１％以内に抑えることができ、従来装置
に比べ格段の高精度化が望める。

この種の制御に関して、従来の装置では制御精度を±５
％に維持するためにＡ／Ｄコンバータ９として１２ｂｉ
ｔの分解能のものを用いる必要があったが、本発明の装
置では現状の８　ｂ　ｉ　を分解［ＩＬのものによって
もこれと同等あるいはそれ以上の制ｉ１１精度を達成す
ることが可能となる。

尚、上記実施例において、アナログスイッチ１０とアン
プ７０とは、これらをＩＣ（集積回路）化してゲインコ
ントローラマルチプレクサとして用いることができるの
は言うまでもない。

（発明の効果） 以上説明したように本発明のモータの駆動制御装置によ
れば、フィードバック制御系の増幅手段の利得を可変設
定できる構成とし、予め定められる値より小さい負荷領
域においてはこの増幅手段の利得をより大きくなるよう
に切替え、Ａ／Ｄコンバータの分解能を疑似的に高めて
電流検出精度を向上させるようにしたため、コストアッ
プを招く高分解能のＡ／Ｄコンバータを用いることなく
低負荷から高負荷に及ぶ広範な負荷領域において極めて
高精度の電流制御を達成できるという優れた利点を有す
る。

４、図面のｆ！ｌ１ｌｉな説明 第１図は本発明に係るモータの駆動制御装置の一実施例
を示すブロック図、第２図は第１図の装置における低負
荷領域での電流検出器５の出力ブタとＡ／Ｄコンバータ
９の出力データとの関係を示す特性図、第３図は従来の
モータの駆動制御装置の構成の一例を示ずブロック図、
第４図はこの種の装置における電流検出分解能の設定方
法を説明するための特性図、第５図はこの種の従来装置
における低負荷領域での電流検出器５の出力デ−タとＡ
／Ｄコンバータ９の出力データとの関係を示す特性図で
ある。

Claims (2)

【特許請求の範囲】
1. （１）モータに流れる電流を検出する電流検出手段と、 該電流検出手段の出力を増幅する増幅手段と、該増幅手
   段に対して少なくとも大小２つの異なる利得を設定する
   利得可変手段と、 前記増幅手段の出力を規定の分解能でＡ／Ｄ変換するＡ
   ／Ｄ変換手段と、 該Ａ／Ｄ変換手段の出力から前記モータに流れる電流の
   レベルを認識し、該レベルが目標とする負荷に応じた値
   となるべく当該モータに供給する電流を制御する制御手
   段と を具備し、該制御手段は認識した電流レベルが予め設定
   される負荷に対応した値以下となつたら前記増幅手段の
   利得がそれまでより大きい値となるように前記利得可変
   手段を駆動するようにしたことを特徴とするモータの駆
   動制御装置。
2. （２）前記利得可変手段は、前記増幅手段に接続される
   複数の抵抗と、該抵抗の前記増幅手段に対する接続を目
   的とする利得に応じて切替えるアナログスイッチとによ
   り構成されることを特徴とする請求項（１）記載のモー
   タの駆動制御装置。