JPH02228079A - Pin photodiode - Google Patents

Pin photodiode

Info

Publication number
JPH02228079A
JPH02228079A JP1048221A JP4822189A JPH02228079A JP H02228079 A JPH02228079 A JP H02228079A JP 1048221 A JP1048221 A JP 1048221A JP 4822189 A JP4822189 A JP 4822189A JP H02228079 A JPH02228079 A JP H02228079A
Authority
JP
Japan
Prior art keywords
layer
type
electrode
pin photodiode
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1048221A
Other languages
Japanese (ja)
Inventor
Katsutoshi Sakakibara
榊原 勝利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optical Measurement Technology Development Co Ltd
Original Assignee
Optical Measurement Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optical Measurement Technology Development Co Ltd filed Critical Optical Measurement Technology Development Co Ltd
Priority to JP1048221A priority Critical patent/JPH02228079A/en
Publication of JPH02228079A publication Critical patent/JPH02228079A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To contrive the extending of frequency zone and the reduction in contact resistance of the electrode by making the are of an intrinsic layer virtually equal to the light receptive diameter. CONSTITUTION:This PIN photodiode is provided with an n-type InP substrate 1 and an n-type InP layer 2 as an n-type semiconductor layer, an n<->-type InGaAs layer 3 as an intrinsic semiconductor layer, and a p-type InP layer 4 as a p-type InP layer, which are laminated. On said p-type InP layer 4, an electrode 5 is placed which defines a window for transmitting an incident light(IL). At this time, a junction diameter (d) defined by the n<->-type InGaAs layer 3 and a light receptive diameter (d') defined by the electrode 5 are processed into approximately equal sizes. Also, the area where the electrode can be attached is made wider because the only intrinsic layer is etched while leaving the above layer. Thus, the frequency zone can be extended and also the contact resistance can be reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光信号に対して高速応答が要求される分野、
特に光通信、光信号処理または光計測に利用する。本発
明は、p型半導体、イントリンシック(intrins
ic)半導体層およびn型半導体層の三層構造を有する
受光素子、すなわちPINフォトダイオードに関し、さ
らに詳しくは、PINフォトダイオードの周波数帯域の
改善に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to fields where high-speed response to optical signals is required;
Especially used for optical communication, optical signal processing, or optical measurement. The present invention relates to a p-type semiconductor, an intrinsic
ic) The present invention relates to a light receiving element having a three-layer structure of a semiconductor layer and an n-type semiconductor layer, that is, a PIN photodiode, and more specifically relates to improving the frequency band of a PIN photodiode.

本明細書において「イントリンシック半導体」とは、必
ずしも真性半導体を意味するものではなく、キャリア濃
度が小さい半導体をいう。PINフォトダイオードにお
けるイントリンシック半導体層は、実際にはp型または
p型の導電特性を示し、光を吸収して効率的に電子・正
孔対を生成する。
In this specification, "intrinsic semiconductor" does not necessarily mean an intrinsic semiconductor, but refers to a semiconductor with a low carrier concentration. The intrinsic semiconductor layer in the PIN photodiode actually exhibits p-type or p-type conductivity characteristics, absorbs light, and efficiently generates electron-hole pairs.

〔概 要〕〔overview〕

本発明は、PINフォトダイオードにおいて、イントリ
ンシック層の面積を受光径と実質的に一致させることに
より、 PINフォトダイオードの周波数帯域を拡大するととも
に、その電極の接触抵抗を低減するものである。
The present invention expands the frequency band of the PIN photodiode and reduces the contact resistance of its electrodes by making the area of the intrinsic layer substantially equal to the light-receiving diameter in the PIN photodiode.

〔従来の技術〕[Conventional technology]

第5図ないし第7図は、それぞれ異なるタイプの従来例
PINフォトダイオードについて、その断面構造を示す
。これらの構造は、 (a)  ウアング他、188B)ランザクションズ・
オン・エレクトロン・デバイセズ、第εD−34巻、第
938頁、1987年(S、 Y、 Wang et、
 al、 、 IEE[E Trans。
FIGS. 5 to 7 show cross-sectional structures of different types of conventional PIN photodiodes. These structures are: (a) Wuang et al., 188B) Transactions;
On Electron Devices, Volume εD-34, Page 938, 1987 (S, Y, Wang et,
al, , IEE [E Trans.

electron Dev、、 80−34. p、9
38.1987)、ら) ミウラ他、1[EEεジャー
ナル・オン・ライトウニイブ・チクノロシイ、第LT−
5巻、第1371頁、1987年 (SlMiura 
 et、al、、  IEEE  J、L+ghtwa
veTechno1.、 LT−5,p、1371.1
987)(C)  ボーワーズ他、エレクトロニクス・
レターズ、第21巻、第812頁、1985年(J、 
E、 Bowers et、 al。
electron Dev, 80-34. p, 9
38.1987), et al., Miura et al., 1
Volume 5, page 1371, 1987 (SlMiura
et, al,, IEEE J, L+ghtwa
veTechno1. , LT-5, p, 1371.1
987) (C) Bowers et al., Electronics
Letters, Volume 21, Page 812, 1985 (J,
E. Bowers et al.

F、Iectron、Lett、、 21. p、81
2.1985)にそれぞれ示されている。
F, Iectron, Lett, 21. p.81
2.1985), respectively.

第5図に示した従来例は、n型1nP基板1上にn型1
nP層2、n−型1nGaAs層3およびp型層nP層
4をエピタキシャル成長させ、p型層nP層4の表面と
n型1nP基板1の裏面とにそれぞれ電極5.6を形成
し、n型InP層2の一部、n−型1nGaAs層3お
よびp型InP層4をメサ形状にエツチングしたもので
ある。
In the conventional example shown in FIG. 5, an n-type 1
The nP layer 2, the n-type 1nGaAs layer 3, and the p-type nP layer 4 are epitaxially grown, and electrodes 5.6 are formed on the surface of the p-type layer nP layer 4 and the back surface of the n-type 1nP substrate 1, respectively. A part of the InP layer 2, the n-type 1nGaAs layer 3, and the p-type InP layer 4 are etched into a mesa shape.

n−型1nGaAS層3がイントリンシック層として用
いられ、p型層nP層4側から入射した光を吸収して電
子・正孔対を発生する。この電子と正孔とは、それぞれ
n型1nP層2、p型層、nP層4にドリフトし、それ
ぞれ電極6.5から電気信号として取り出される。
The n-type 1nGaAS layer 3 is used as an intrinsic layer and absorbs light incident from the p-type nP layer 4 side to generate electron-hole pairs. These electrons and holes drift to the n-type 1nP layer 2, the p-type layer, and the nP layer 4, respectively, and are each taken out as an electric signal from the electrode 6.5.

第6図に示した従来例は、n型InP基板1上にn型1
nP層2、n−型1nGaAs層3およびInPキャッ
プ層7をエピタキシャル成長させ、InPキャップ層7
に2nを拡散させることによりp型InP領域4′を形
成し、p型1nP領域4′の表面に電極5および反射防
止膜8を設けたものである。n型1nP基板1の裏面に
は電極6が設けられる。
In the conventional example shown in FIG. 6, an n-type 1
The nP layer 2, the n-type 1nGaAs layer 3, and the InP cap layer 7 are epitaxially grown, and the InP cap layer 7 is
A p-type InP region 4' is formed by diffusing 2n into the p-type 1nP region 4', and an electrode 5 and an antireflection film 8 are provided on the surface of the p-type 1nP region 4'. An electrode 6 is provided on the back surface of the n-type 1nP substrate 1 .

第7図に示した従来例は、第5図に示した例と同様にメ
サ構造を形成した後に、n型1nP基板1の裏面を加工
して入射窓を設けたものである。電極5′はp型InP
層4の表面全体を覆う。
In the conventional example shown in FIG. 7, a mesa structure is formed similarly to the example shown in FIG. 5, and then the back surface of the n-type 1nP substrate 1 is processed to provide an entrance window. Electrode 5' is p-type InP
Cover the entire surface of layer 4.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、第5図または第6図に示した従来例では、上部
電極が入射光を遮るため、接合領域に電子・正孔対の発
生に寄与しない部分が生じる。このため、見かけ上の接
合容量が増加し、PINフォトダイオードの周波数帯域
が制限される欠点があった。
However, in the conventional example shown in FIG. 5 or 6, since the upper electrode blocks the incident light, there is a portion in the junction region that does not contribute to the generation of electron-hole pairs. Therefore, there is a drawback that the apparent junction capacitance increases and the frequency band of the PIN photodiode is limited.

この欠点を解決し、受光径と接合径とを一致させたのが
第7図に示した従来例である。しかし、この従来例は、
裏面加工が必要なため製造工程が複雑になる欠点があっ
た。しかも、n型層から光を入射するため、わずかでは
あるが応答速度が低下する欠点があった。
The conventional example shown in FIG. 7 solves this drawback and makes the light-receiving diameter and the junction diameter coincide. However, this conventional example
This had the disadvantage of complicating the manufacturing process because back surface processing was required. Moreover, since light is incident from the n-type layer, there is a drawback that the response speed is slightly reduced.

本発明は、以上の問題点を解決し、簡単な製造工程で受
光径と接合径とが実質的に一致したPINフォトダイオ
ードを提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and provide a PIN photodiode in which the light-receiving diameter and the junction diameter substantially match each other through a simple manufacturing process.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のPINフォトダイオードは、イントリンシック
半導体層が、入射光に直交する方向の形状が上部電極に
より定義される窓と実質的に等しい形状に加工されたこ
とを特徴とする。
The PIN photodiode of the present invention is characterized in that the intrinsic semiconductor layer is processed to have a shape in a direction perpendicular to incident light that is substantially equal to the window defined by the upper electrode.

このような加工を行うには、選択エツチングを用いる。Selective etching is used to perform such processing.

イントリンシック層としてInGaAsを用いる場合に
、この層だけを選択的にエツチングするには、硫酸通水
、すなわちH2SO,とH20□との水溶液を用いる。
When InGaAs is used as the intrinsic layer, to selectively etch only this layer, a sulfuric acid solution, that is, an aqueous solution of H2SO and H20□, is used.

これにより、上下のInP層を残したまま、InGaA
s層の径を受光径に一致させることができる。
As a result, the InGaA
The diameter of the s layer can be made to match the light receiving diameter.

本明細書において「上」、「下」とは、素子の特定の方
向をいうのではなく、それぞれ基板から離れる方向、近
づく方向をいう。
In this specification, "upper" and "lower" do not refer to a specific direction of the element, but refer to a direction away from the substrate and a direction toward it, respectively.

〔作 用〕[For production]

受光径と接合径とがほぼ一致することから、同−受光径
の従来素子に比較して接合容量を低減でき、周波数帯域
を拡大することができる。また、上の層を残してイント
リンシック層だけをエツチングするので、電極を取り付
けることのできる面積が広くなる。電極面積を広くした
場合には、素子の直列抵抗成分を低減できる。
Since the light-receiving diameter and the junction diameter are almost the same, the junction capacitance can be reduced and the frequency band can be expanded compared to a conventional element having the same light-receiving diameter. Furthermore, since only the intrinsic layer is etched leaving the upper layer, the area on which electrodes can be attached becomes larger. When the electrode area is increased, the series resistance component of the element can be reduced.

〔実施例〕〔Example〕

第1図は本発明実施例PINフォトダイオードの断面構
造を示す。
FIG. 1 shows a cross-sectional structure of a PIN photodiode according to an embodiment of the present invention.

このPINフォトダイオードは、n型半導体層としてn
型1nP基板1ふよびn型1nP層2を備え、イントリ
ンシック半導体層としてn−型1nGaAs層3を備え
、p型半導体層としてp型層nP層4を備え、これらの
層が積層されている。p型層nP層4の上には電極5が
設けられ、この電極5が入射光の透過する窓を定義する
This PIN photodiode uses n as an n-type semiconductor layer.
It includes a 1nP type substrate 1 and an n-type 1nP layer 2, an n-type 1nGaAs layer 3 as an intrinsic semiconductor layer, a p-type nP layer 4 as a p-type semiconductor layer, and these layers are stacked. . An electrode 5 is provided on the p-type layer nP layer 4, and this electrode 5 defines a window through which incident light passes.

ここで本実施例の特徴とするところは、n−型InGa
As層3は、入射光と直交する方向の形状が窓(電極5
の内側の形状)と実質的に等しい形状に加工されたこと
にある。すなわち、n−型InGaAs層3により定義
される接合径dと、電極5により定義される受光径d′
とがほぼ等しい。
Here, the feature of this embodiment is that n-type InGa
The As layer 3 has a window shape (electrode 5) in the direction perpendicular to the incident light.
The reason is that it is processed into a shape that is substantially the same as the inner shape of the That is, the junction diameter d defined by the n-type InGaAs layer 3 and the light receiving diameter d' defined by the electrode 5.
are almost equal.

第2図はこのPINフォトダイオードの製造方法を示す
FIG. 2 shows a method of manufacturing this PIN photodiode.

まず、n型1nP基板1上に、n型1nP層2、n−型
1nGaAs層3、p型層nP層4をエピタキシャル成
長させ、p型InP層4の表面とn型1nP基板1の裏
面とに、それぞれオーミックな電極5.6を形成する。
First, an n-type 1nP layer 2, an n-type 1nGaAs layer 3, and a p-type nP layer 4 are epitaxially grown on an n-type 1nP substrate 1, and the surface of the p-type InP layer 4 and the back surface of the n-type 1nP substrate 1 are , respectively form ohmic electrodes 5.6.

これにより、第2図(a)に示す構造が得られる。As a result, the structure shown in FIG. 2(a) is obtained.

次に、KKI−121(HCl : CH2C0OH:
 H2O2= 1 : 2:1)またはブロムメタノー
ル(0,2体積%のOr+CH,01()を用いて、n
型1nP層2の一部、n−型InGaAs層3およびp
型層nP層4をメサ形状にエツチングする。これにより
、第2図(b)に示すような構造、すなわち第5図に示
したと同等の受光素子が得られる。
Next, KKI-121 (HCl: CH2C0OH:
H2O2 = 1:2:1) or bromomethanol (n
A part of type 1nP layer 2, n-type InGaAs layer 3 and p
The mold layer nP layer 4 is etched into a mesa shape. As a result, a structure as shown in FIG. 2(b), that is, a light receiving element equivalent to that shown in FIG. 5 is obtained.

さらに、硫酸過水(H2S04+H2O2+H20)を
用い、n−型1nG’aAs層3を選択的にエツチング
する。これにより、第2図(C)に示す受光素子が得ら
れる。
Furthermore, the n-type 1nG'aAs layer 3 is selectively etched using sulfuric acid peroxide (H2S04+H2O2+H20). As a result, the light receiving element shown in FIG. 2(C) is obtained.

第3図はInG’aAsおよびInPに対する硫酸過水
のエツチング速度を示す。InPはInG’aAsに比
較してエツチングに長い時間を必要とし、これを利用し
て選択エツチングを行うことができる。
FIG. 3 shows the etching rate of sulfuric acid peroxide for InG'aAs and InP. InP requires a longer time for etching than InG'aAs, and this can be used to perform selective etching.

PINフォトダイオードの周波数帯域は、イントリンシ
ック層中でのキャリア走行時間と、接合容量と負荷イン
ピーダンスとの積で決定される時定数とに依存する。本
実施例では、n−型1nGaAS層3には電極5により
光が遮断される部分がなく、すべての領域が量子効率に
寄与する。したがって、むだな接合容量は発生しない。
The frequency band of a PIN photodiode depends on carrier transit time in the intrinsic layer and a time constant determined by the product of junction capacitance and load impedance. In this example, there is no part of the n-type 1nGaAS layer 3 where light is blocked by the electrode 5, and the entire region contributes to quantum efficiency. Therefore, no unnecessary junction capacitance occurs.

これについて、第5図に示した従来例と比較して説明す
る。
This will be explained in comparison with the conventional example shown in FIG.

電極5.6に電圧を印加すると、はとんどの電界がn−
型1nGaAs層3に加えられる。このため、接合容量
はn−型1nGaAs層3の寸法により決定される。こ
こで、n−型1 nGaAs層3がすべて空乏化してい
るとすると、その接合容量Cは、C=ε、ε。π(d/
2)” /L で表される。ただし、C1は比誘電率、ε。は真空の誘
電率、dは接合径、Lはn−型1nGaAs層3の膜厚
である。
When a voltage is applied to the electrode 5.6, most of the electric field is n-
Type 1 is added to the nGaAs layer 3. Therefore, the junction capacitance is determined by the dimensions of the n-type 1nGaAs layer 3. Here, assuming that the n-type 1 nGaAs layer 3 is completely depleted, its junction capacitance C is C=ε,ε. π(d/
2)''/L, where C1 is the dielectric constant, ε is the dielectric constant in vacuum, d is the junction diameter, and L is the thickness of the n-type 1nGaAs layer 3.

ここで、受光径を25閾とする。本実施例の場合には、 受光径d′ζ接合径dζφ25μ0 となる。これに対して従来例では、同じ受光径でも、電
極5の幅10μmと、プロセスマージンとじて5μmと
が必要になる。このため、 接合径=φ(25+(10+ 5) x 2)μ0=φ
55μmとなる。n−型1nGaAs層3の膜厚が同一
であれば、接合容量は接合面積に比例する。したがって
、実施例の接合容量C1と従来例の接合容量C2との比
は、 c、  : c2= (25/2)”  :  (55
/2)2″=、1:4.84 となる。すなわち、従来例に比較して接合容量が1 /
4.84程度に削減される。
Here, the light receiving diameter is set to 25 threshold. In the case of this embodiment, the light receiving diameter d'ζ junction diameter dζφ25μ0. In contrast, in the conventional example, even for the same light receiving diameter, the width of the electrode 5 is 10 μm and the process margin is 5 μm. Therefore, joint diameter = φ (25 + (10 + 5) x 2) μ0 = φ
It becomes 55 μm. If the thickness of the n-type 1nGaAs layer 3 is the same, the junction capacitance is proportional to the junction area. Therefore, the ratio between the junction capacitance C1 of the embodiment and the junction capacitance C2 of the conventional example is c, : c2= (25/2)" : (55
/2)2''=,1:4.84.In other words, the junction capacitance is 1/2'' compared to the conventional example.
It is reduced to about 4.84.

第4図はn−型1nGaAs層3の膜厚に対する周波数
帯域の計算値を示す。
FIG. 4 shows calculated values of the frequency band with respect to the film thickness of the n-type 1nGaAs layer 3.

この計算は、上述した接合容量をもとに、ボーワーズ他
、IEEεジャーナル・オン・ライトウニイブ・チクノ
ロシイ、第LT−5巻、第1339頁、1987年(J
、 B、Bowers et、 al、 、 IεBE
 J、Lightwave technol、。
This calculation is based on the junction capacitance described above, as described by Bowers et al.
, B.Bowers et al., , IεBE
J.Lightwave technology.

しT−5,p、1339.1987)に記載された方法
を用いたものである。このときの等価回路を第4図に併
記した。第4図には、実施例についての計算値とともに
、第5図に示した従来例についての計算値を従来例Iと
して示し、第7図に示した従来例についての計算値を従
来例■として示す。
The method described in T-5, p. 1339.1987) was used. The equivalent circuit at this time is also shown in FIG. In addition to the calculated values for the embodiment, FIG. 4 shows the calculated values for the conventional example shown in FIG. 5 as conventional example I, and the calculated values for the conventional example shown in FIG. 7 as conventional example ■. show.

n−型1nGaAs層3を薄くすると、キャリアの走行
時間が短縮されることから、帯域が広がる傾向がある。
When the n-type 1nGaAs layer 3 is made thinner, the transit time of carriers is shortened, so that the band tends to be widened.

しかし、さらに薄くすると、素子の接合容量が増加して
帯域が狭くなる。従来例Iでは、膜厚が比較的厚いとこ
ろでも接合容量の影響がでる。また、従来例■に示した
n型入射(裏面入射)の場合には、実施例と同じ接合容
量をもつが、正孔の飽和速度が電子の速度に比べて遅い
ことから、帯域がわずかに狭くなる。
However, making the device thinner increases the junction capacitance of the device and narrows the band. In Conventional Example I, the junction capacitance is affected even where the film thickness is relatively thick. In addition, in the case of n-type incidence (backside incidence) shown in conventional example (■), although it has the same junction capacitance as the embodiment example, the band is slightly narrower because the hole saturation speed is slower than the electron speed. It gets narrower.

以上の実施例では、InP/InGaAs/InPを用
いたPINフォトダイオードを例に説明したが、他の構
造のPINフォトダイオードでも本発明を同様に実施で
きる。例えば、A4GaAs/GaAs/A1GaAs
を用いたPINフォトダイオードの場合には、アンモニ
ア過水(NH,OH: H20□=1:20)を用いる
ことにより、GaAsのイントリンシック層を選択エツ
チングでき、本発明を同様に実施できる。GaAsの選
択エツチングについては、例えば電子材料、1974年
5月号、第86頁に詳しく説明されている。
In the above embodiments, a PIN photodiode using InP/InGaAs/InP has been described as an example, but the present invention can be similarly implemented with a PIN photodiode having other structures. For example, A4GaAs/GaAs/A1GaAs
In the case of a PIN photodiode using a PIN photodiode, the GaAs intrinsic layer can be selectively etched by using ammonia hydrogen peroxide (NH,OH: H20□=1:20), and the present invention can be implemented in the same manner. Selective etching of GaAs is described in detail in, for example, Electronic Materials, May 1974 issue, page 86.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明のPINフォトダイオード
は、同−受光径で周波数帯域を拡げることができ、高速
に変化する光信号や高い周波数で変調された光信号の検
出が可能となる効果がある。
As explained above, the PIN photodiode of the present invention can expand the frequency band with the same light-receiving diameter, and has the effect of enabling the detection of rapidly changing optical signals and optical signals modulated at high frequencies. be.

また、電極面積を広くできるので、接触抵抗を低減する
ことができ、PINフォトダイオードと直列な抵抗成分
を小さくできる効果がある。
Furthermore, since the electrode area can be increased, contact resistance can be reduced, and the resistance component in series with the PIN photodiode can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例PINフォトダイオードの断面構
造図。 第2図は製造方法を示す図。 第3図はInGaAsおよびInPに対する硫酸通水の
エツチング速度を示す図。 第4図はn−型1nGaAs層の膜厚に対する周波数帯
域の計算値を示す図。 第5図は第一の従来例PINフォトダイオードの断面構
造図。 第6図は第二の従来例PINフォトダイオードの断面構
造図。 第7図は第三の従来例PINフォトダイオードの断面構
造図。 l ・n型InP基板、2 ・n型InP層、3−n−
型InGaAs層、4 ・p型層nP層、4’・ p型
1nP領域、5.5′、6・・・電極、7・・・InP
キャップ層、8・・・反射防止膜。 特許出願人 光計測技術開発株式会社 代理人 弁理士 井 出 直 孝 芙功例 肩 1 回 IR逍アot入 菖 2 回 冒 工1今し7°轡間優0 3 図 iM頃1 ■m) 扇
FIG. 1 is a cross-sectional structural diagram of a PIN photodiode according to an embodiment of the present invention. FIG. 2 is a diagram showing the manufacturing method. FIG. 3 is a diagram showing the etching rate of sulfuric acid water flow for InGaAs and InP. FIG. 4 is a diagram showing calculated values of the frequency band with respect to the film thickness of the n-type 1nGaAs layer. FIG. 5 is a cross-sectional structural diagram of a first conventional PIN photodiode. FIG. 6 is a cross-sectional structural diagram of a second conventional PIN photodiode. FIG. 7 is a cross-sectional structural diagram of a third conventional PIN photodiode. l ・n-type InP substrate, 2 ・n-type InP layer, 3-n-
type InGaAs layer, 4.p-type layer nP layer, 4'.p-type 1nP region, 5.5', 6...electrode, 7...InP
Cap layer, 8... antireflection film. Patent Applicant Optical Measurement Technology Development Co., Ltd. Agent Patent Attorney Nao Ide Takashi Fugyo Case Shoulder 1st IR Sho Aot Irisho 2nd Time Exploration 1 Imashi 7° Yu Tatsuma 0 3 Figure iM 1 ■m) fan

Claims (1)

【特許請求の範囲】 1、n型半導体層と、イントリンシック半導体層と、p
型半導体層とが積層され、 上記p型半導体層の上には入射光が透過する窓が設けら
れた PINフォトダイオードにおいて、 上記イントリンシック半導体層は、入射光と直交する方
向の形状が上記窓と実質的に等しい形状に加工された ことを特徴とするPINフォトダイオード。
[Claims] 1. An n-type semiconductor layer, an intrinsic semiconductor layer, and a p-type semiconductor layer.
In the PIN photodiode, the p-type semiconductor layer is stacked with a window through which incident light passes, and the intrinsic semiconductor layer has a shape in a direction perpendicular to the incident light that is similar to the window. A PIN photodiode characterized in that it is processed into a shape substantially equal to that of the PIN photodiode.
JP1048221A 1989-02-28 1989-02-28 Pin photodiode Pending JPH02228079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1048221A JPH02228079A (en) 1989-02-28 1989-02-28 Pin photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1048221A JPH02228079A (en) 1989-02-28 1989-02-28 Pin photodiode

Publications (1)

Publication Number Publication Date
JPH02228079A true JPH02228079A (en) 1990-09-11

Family

ID=12797361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1048221A Pending JPH02228079A (en) 1989-02-28 1989-02-28 Pin photodiode

Country Status (1)

Country Link
JP (1) JPH02228079A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677516A (en) * 1992-07-10 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetector and its manufacture
JPH06151939A (en) * 1992-11-09 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetector and its manufacture
KR100483612B1 (en) * 2002-08-19 2005-04-19 삼성전기주식회사 Photo Diode for Optical Pick-Up
JP2011165848A (en) * 2010-02-09 2011-08-25 Hitachi Ltd Surface incident type photodiode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150891A (en) * 1985-12-25 1987-07-04 Toshiba Corp Semiconductor photo detector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150891A (en) * 1985-12-25 1987-07-04 Toshiba Corp Semiconductor photo detector

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677516A (en) * 1992-07-10 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetector and its manufacture
JPH06151939A (en) * 1992-11-09 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetector and its manufacture
KR100483612B1 (en) * 2002-08-19 2005-04-19 삼성전기주식회사 Photo Diode for Optical Pick-Up
JP2011165848A (en) * 2010-02-09 2011-08-25 Hitachi Ltd Surface incident type photodiode

Similar Documents

Publication Publication Date Title
JP5109981B2 (en) Semiconductor photo detector
JP2599131B2 (en) Integrated photodetector-amplifier device
US20070057299A1 (en) Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer
JPH02228079A (en) Pin photodiode
JP2012124404A (en) Photodiode and manufacturing method therefor
CN107037534B (en) Can integrated optoelectronic device and preparation method thereof, multiple photoelectric devices integrated approach
JPS6358382B2 (en)
JPH02199877A (en) Optical receiver and photoelectric integrated circuit
JP2000164916A (en) Laminating photodetector
JP3138199B2 (en) Semiconductor waveguide type light receiving element and method of manufacturing the same
JP2645460B2 (en) Manufacturing method of light receiving element
JP3415053B2 (en) Manufacturing method of multi-stage mesa structure
JPH01196182A (en) Photodiode
JP3030394B2 (en) Semiconductor light receiving element
US20220399471A1 (en) Optical Receiving Element and Manufacturing Method Therefor
JPS59232470A (en) Semiconductor light receiving element
KR100190190B1 (en) Photo detecting device and maufacturing method of the same
JP2008177510A (en) Semiconductor photodetector
JPH02253666A (en) Semiconductor photodetector
JP2001111097A (en) Msm-type photodiode
JPH0316276A (en) Photodetector
JPS6346782A (en) Semiconductor photo-detecting and amplifying device
KR100352816B1 (en) Epitaxial structure of high-speed photodetector
JP2685703B2 (en) Semiconductor photodetector and method of manufacturing the same
JPS6328350B2 (en)