JPH02226885A - 直流レベル補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 送信又は受信する画像信号の基準レベルを常に一定に保
つように直流補正を行なう直流レベル補正回路に関し、 量子化誤差（連続する２つの量子化値開内での直流レベ
ルの変動によって起こる誤差、以下Ｉ　ＬＳＢ以内の誤
差と称する）のような、直流補正の不要な基準レベルの
変動時には直流補正を行わず、不必要な直流補正によっ
て生ずる直像の劣化を防止することを目的とし、 アナログの画像入力信号の直流レベルを直流補正信号に
よって補正し、Ａ／Ｄ変換して出力するとともに、該Ａ
／Ｄ変換後の画像入力信号の基準レベルと目標レベルと
の差の平均を検出し、該検出された差の積分値をＤ／Ａ
変換することによって、直流補正信号を作成する直流レ
ベル補正回路に於いて、該Ａ／Ｄ変換後の画像入力信号
の基準レベルと目標レベルとの差の平均が所定値以下の
とき、画像入力信号の基準レベルと目標レベルとの差を
零と判定する低レベル除去手段を有する構成とする。

〔産業上の利用分野］ 本発明は送信又は受信する画像信号の基準レベルを常に
一定に保つように直流補正を行な・う直流レベル補正回
路に関する。

−ｔａにテレビカメラで逼影したアナログの画像信号を
符号化して送信する場合、まずアナログ伝送路より画像
信号を入力し、Ａ／Ｄ変換及び符号化等の処理後ディジ
タル伝送路に出力する。このような装置においては、ア
ナログ伝送路にて障害が発生した場合、大電流がアナロ
グの伝送路を介してＡ／Ｄ変換器及び符号化器等に入力
され、回路を破壊してしまう事があるため、アナログ伝
送路とＡ／Ｄ変換器及び符号化器とは直流的に遮断する
必要がある。

この直流遮断によって、画像処理部には画像信号の交流
成分のみが入力される。従って、受信側における画像信
号の直流成分レベル、即ち１水平開期信号間の輝度信号
の平均値が常に０となってしまう。従って、アナログの
画像信号の処理に必要不可欠である輝度信号の原点の値
（基準レベル）が送信側における輝度信号の１水平開期
信号間における平均値の変動によって変わってしまうこ
とになる。係る基準レベルの変動は正確な画像再生に悪
影響を及ぼすものであるため、画像処理部ではアナログ
の画像信号の基準レベルを常に一定に保つように補正を
する必要がある。

伝送路より入力された画像信号の基準レベルの補正は通
常所定の目標レベルと画像信号の基準レベルを示すペデ
スタルレベル又はボトムレベルとの差を検出し、この差
の大きさに従って基準レベルを補正することが行われて
いる。

尚、ペデスタルレベルとは画像入力信号中の輝度信号の
値が０のときの値（基準レベル）であり、ボトムレベル
とは水平同期信号の４ｒ１（基準レベルから所定レベル
低いレベル）である。

［従来技術］ 従来の直流レベル補正回路を第６図に示す。

第６図に於いて、アナログの画像入力信号が差動増幅器
１００及びタイミング発生器１０６に入力される。まず
、差動増幅器１００では入力されたアナログの画像信号
の基準レベルを直流補正信号に従って目標レベルに合わ
せるために補正し、Ａ／Ｄ変換器１０１へ出力している
。Ａ／Ｄ変換器１０１では入力された直流補正後のアナ
ログの画像信号をディジタル信号に変換し、後段の画像
処理部等へ出力するとともに、減算器１０２へ出力して
いる。

減算器１０２ではディジタルの画像信号を設定すべき基
準レベルから差し引き、目標レベルと画像信号の差を標
本器１０３に出力している。

一方、タイミング発生Ｈ１０６ではアナログの画像信号
から水平同期信号を検出し、画像入力信号中の基準レベ
ルを検出するためのタイミング・クロックＡを作成し、
標本器１０３に出力している。

更に、タイミング発生器１０６では該標本器１０３に出
力されたタイミング・クロックＡより遅れたタイミング
・クロックＢを作成し、積分器１０４に出力している。

標本ｌ　１０３ではタイミング発生器１０６から入力さ
れたタイミング・クロックＡに従って、減算器１０２か
ら入力された目標レベルと画像信号の差の中からペデス
タルレベル又はボトムレベルのような画像信号の基準レ
ベルと、目標レベルとの差の部分のみ抽出し、積分器１
０４に出力している。ここで、抽出される基準レベルの
差はノイズによって誤った値を検出することがないよう
に複数回サンプリングをおこなっている。

積分器１０４では標本器１０３から入力された基準レベ
ルの差をタイミング・クロック已に従って順次積分し、
Ｄ／Ａ変換器１０５に出力している。

Ｄ／Ａ変換器１０５では、積分器１０４より入力した積
分値をアナログ信号に変換し、直流補正信号として差動
増幅器１００に出力し、画像信号の基準レベルと目標レ
ベルとが一致する様に直流レベルを補正している。

（発明が解決しようとする課題〕 上記のように従来の構成では、画像入力信号の基準レベ
ルと目標レベルの差を抽出し、この差に従って水平同期
信号の入力される周期で順次直流レベルを補正している
。

しかし、この直流レベルを補正するための制御ループを
動作させた場合に、実際には変動がない場合でもＡ／Ｄ
変換時のＩ　ＬＳＢ内の直流レベルの変動について不要
な補正を行うことがあり正確な制御が行えない。これは
、画像信号の基準レベルを水平同期信号またはバースト
信号の部分から検出した少ないサンプル値によって補正
量を決めているため、補正量自体に誤差が含まれている
からである。この誤差を含む補正量に従って画像信号の
直流レベルを１水平同期期間毎に補正している。

よって、直流補正後の画像信号をモニタ等に再生した時
に１水平同期期間毎に補正誤差が変わり、縞状の劣化と
して観測されやすくなるという問題点がある。

本発明は、ｌ　ＬＳＢ以内の基準レベル変動（ｉｔ子化
誤差）のような直流補正の不要な基準レベルの変動時に
は直流補正を行わず、不必要な直流補正によって生ずる
画像の劣化を防止することを目的とする。

〔課題を解決する為の手段〕

第１図に本発明の原理図を示す。まず、直流レベル補正
手段ｌにてアナログの画像入力信号の直流レベルを直流
補正信号に従って補正し、Ａ／Ｄ変換手段２へ出力する
。Ａ／Ｄ変換手段２では直流レベルを補正されたアナロ
グの画像信号を入力し、ディジタルの画像信号に変換し
、後段の回路に出力するとともに減算手段３に出力する
。減算手段３では入力されたディジタルの画像信号を目
標レベルから差し引き、該両信号の差信号を標本手段４
に出力する。標本手段４では入力された該両信号の差信
号中の画像信号の基準レベルと目標レベルの差信号のみ
複数回サンプリングし、低レベル除去手段５に出力する
。低レベル除去手段５では入力された該差信号の量が１
サンプリングあたりＩ　ＬＳＢ以内のとき基準レベ０と
目標レベルとの差を零と判定して積分手段６にＯを出力
し、−方、差信号の量が１サンプリングあたりｌ　ＬＳ
Ｂ以上のとき、上記標本手段４で検出された差信号をそ
のまま積分手段６に出力する。積分手段６では人力され
た差信号を水平同期信号の入力されるタイミングに準じ
たタイミングで積分し、Ｄ／Ａ変換手段７に出力してい
る。Ｄ／Ａ変換手段７では入力された差信号をアナログ
信号に変換し、直流補正信号として直流レベル補正手段
に出力している。

〔作用〕 減算手段５にて検出された差信号の値がＩ　ＬＳＢ以内
であった時、該差信号の差の内容が雑音によるものなの
か正常な基準レベルの変動によるものなのか不明である
。また、Ｉ　ＬＳＢ以内の基準レベルの誤差であれば補
正を行わなくても画像信号をモニタ等に再生したときに
現れる劣化は肉眼では殆ど認識することが出来ない。従
って本発明においては、減算手段５にて検出された基準
レベルの差がｌ　ＬＳＢ以内の時、直流レベルの補正を
行わないようにしている。

〔実施例〕

以下図面に示す実施例に基いて詳細に説明する。

第１図の直流レベル補正手段１は第２図の差動増幅器１
１に対応し、第１図のＡ／Ｄ変換手段２は第２図のＡ／
Ｄ変換器２１に対応し、第１図の減算手段３は第２図の
減算器３１に対応し、第１図の標本手段４は第２図の加
算器４１とＦＦ回路４２から構成される部分に対応し、
第１図の低レベル除去手段５は第２図の関数発生器５１
に対応し、第１図の積分手段６は第２図の加算器６１と
ＦＦ回路６２から構成される部分に対応し、第１図ｃｊ
Ｄ／Ａ変換手段７は第２図のＤ／Ａ変換器７１に対応し
ている。

第２図に於いて、アナログの画像入力信号は口−パスフ
ィルタ８１を介して差動増幅器１１に入力されるととも
に、水平同期信号抽出回路８６に入力される。

差動増幅器１１では、ローパスフィルタ８１を介して入
力したアナログの画像信号を、直流補正信号に従って該
画像信号の直流レベルを補正しＡ／Ｄ変換器２１に出力
する。

一方、パルス発振器８８では第３図（ｉ）に示すような
りロックを作成し、Ａ／Ｄ変換器２１とＦＦ回路８２と
１／２分周器８９とＦＦ回路８４に出力している。

Ａ／Ｄ変換器２１では、差動増幅器１１から入力された
直流補正後のアナログの画像信号を入力し、パルス発振
器８８より入力される第３図（ｉ）に示すようなりロッ
クをサンプリングクロックとしてＡ／Ｄ変換を行ないＦ
Ｆ回路８２に出力している。

ＦＦ回路８２では、入力されたディジタルの画像信号を
パルス発振器８８より入力される第３図（ｉ）に示すよ
うなりロックによって、Ａ／Ｄ変換処理によって起こる
遅延を補正し、画像符号化装置等に出力するとともにＦ
Ｆ回路８３に出力している。

ＦＦ回路８３では入力されたディジタルの画像信号を第
３図（ｆ）に示すようなりロックを反転させた第３図（
ｉｉ）に示すクロックのタイミングでＦＦ回路８４に出
力する。

一方、１／２分周器８９ではパルス発振器８日より入力
した第３図（ｉ）に示すクロックを１／２のタイミング
で分周し、第３図（ｉｉｉ）に示すクロックとし、ＦＦ
回路８４とＦＦ回路８５とタイミング発生器８７に出力
する。

ＦＦ回路８４では、ＦＦ回路８３から出力されたディジ
タルの画像信号を１／２分周器８９から入力された第３
図（ｉｉｉ　）に示すクロックによって１サンプル置き
に検出し、減算器３１に出力している。

通常入力された画像信号の基準レベルを求める処理は高
速動作の必要がないため、ＦＦ回路８３．８４にて、動
作速度を基準レベルの補正を行なうのに適した速度に合
わせる処理を行なっている。

減算器３１ではＦＦ回路８４から入力した画像信号を目
標レベルから差し引き、該両信号の差信号のみをＦＦ回
路８５に出力する。ＦＦ回路８５では入力された差信号
を１／２分周器８９から入力された第３図（ｉｉｉ　）
に示すクロックによって処理による遅延を補正して加算
器４１に出力している。

加算器４！では、ＦＦ回路８５から入力した差信号とＦ
Ｆ回路４２から出力されている差信号を加算し、ＦＦ回
路４２へ出力している。

一方、該水平同期信号抽出器８６では第４図（ａ）に示
すアナログの画像信号の水平同期信号の立ち下りを検出
し、水平同期信号に対応した第４図（ｂ）に示すクロッ
ク信号を作成し、タイミング信号発生回路８７に出力し
ている。タイミング発生回路８７では、１／２分周器８
９から第３図（ｉｉｉ　）に示すクロックと、水平同期
信号抽出器８６から第４図（ｂ）に示すクロックを人力
し、第４図（ｃ）又は第４図（ｅ）に示すような画像信
号の基準レベルとなるボトムレベル又はペデスタルレベ
ルを検出するためのサンプリングクロックを作成し、Ｆ
Ｆ回路４２に出力している。更に、タイミング発生回路
８７では、該第４図（ｃ）、（ｅ）に示すサンプリング
クロックより遅れたタイミングの第４１１（ｄ）又は、
（ｆ）に示される積分クロックを作成し、ＦＦ回路６２
に出力している。

ＦＦ回路４２ではタイミング発生回路８７から入力され
る第４図（Ｃ）又は、（ｅ）に示すサンプリングクロッ
クに従ってボトムレベル又は、ペデスタルレベルと目標
レベルとの差信号を４回サンプリングし、積算値を関数
発生器５１に出力している。

ここで第４図（ｅ）に示すサンプリングクロックによっ
て検出される与ンプリング値はバースト信号の部分の値
となるが、１／２周期づつすらし４サンプルして積算す
ればバースト信号はキャンセルされ、ペデスタルレベル
の積算値が求められることになる。

関数発生器５１では、第５図の非線形の関数グラフに示
すように入力された基準レベルの差が、ｌサンプリング
当りＡ／Ｄ変換器の連続する２つの量子化値開内の値（
Ｉ　ＬＳＢ以内の値）、本実施例では４サンプル分であ
るためＪ　ＬＳＢ以内のときには直流補正を行わず、差
が１サンプリング当りの１　ＬＳＢ以上のときには入力
された差信号をそのまま加算器６１に出力している。

加算器６１では関数発生器５１から入力した差信号とＦ
Ｆ回路６２から出力されている差信号を加算し、ＦＦ回
路６２に出力している。ＦＦ回路６２では加算器６１か
ら出力される差信号の積分値を、タイミング信号発生器
８７から入力した第４図（ｄ）又は、第４図（ｆ）に示
すタイミングでサンプリングし、Ｄ／Ａ変換器７１に出
力している。

Ｄ／Ａ変換器７１では入力されたディジタルの差信号を
アナログの差信号に変換し差動増幅器１１に出力してい
る。

本実施例では、画像入力信号の基準レベルと目標レベル
との差を４サンプルの積分値から求めるため、ノイズ等
による差の誤認を起こさないようにしている。また、差
動増幅器に人力される差信号は実際の差の４倍の値とな
るが、予め差動増幅器において画像信号に対して４分の
１倍の比率で直流補正を行なうように設定しておけばよ
い。

〔発明の効果〕

以上のように本発明によれば、基準レベルの１ＬＳＢ以
内の変動については直流レベルの補正を行わないように
したため、不必要な直流レベルの補正による画像の劣化
を防止することができるようになった。

【図面の簡単な説明】

第１図は本発明の原理図 第２図は本発明の一実施例 第３図はパルス発振器にて発振されたクロック及び１／
２分周器にて分周されたクロックの図第４図はアナログ
の画像信号の基準１／ヘルを抽出するタイミングパルス
及び積分のためのタイミングパルスを示す図 第５図は関数発生器の特性を示す図 第６図は従来の直流補正回路を示す図である。 図に於いて、 １・・・誤差補正手段　　　２・・・Ａ／Ｄ変換手段３
・・・減算手段　　　　　４・・・標本手段５・・・低
レベル除去手段　６・・・積分手段６・・・Ｄ／Ａ変換
手段 １１・・・差動増幅器　　　　２１・・・Ａ／Ｄ変換器
３１・・・減算器　　　　　　４１・・・加算器４２・
・・ＦＦ回路　　　　　５１・・・関数発生器６１・・
・加算器　　　　　　６２・・・ＦＦ回路７１・・・Ｄ
／Ａ変換器 ８１・・・ローパスフィルタ　８２・・・ＦＦ回路８３
・・・ＦＦ回路　８４・・・ＦＦ回路　８５・・・ＦＦ
回路８６・・・水平同期信号抽出器 ８７・・・タイミング発生器　８８・・・パルス発生器
８９・・・１／２分周器 本発明め屑、１図 茅　１１２Ｉｌ ／

Claims (2)

【特許請求の範囲】
1. （１）アナログの画像入力信号の直流レベルを直流補正
   信号によって補正（１）し、Ａ／Ｄ変換（２）して出力
   するとともに、該Ａ／Ｄ変換（２）後の画像入力信号の
   基準レベルと目標レベルとの差の平均を検出（３）（４
   ）し、該検出された差の積分値をＤ／Ａ変換（６）（７
   ）することによって、直流補正信号を作成する直流レベ
   ル補正回路に於いて、 該Ａ／Ｄ変換（２）後の画像入力信号の基準レベルと目
   標レベルとの差の平均が所定値以下のとき、画像入力信
   号の基準レベルと目標レベルとの差を零と判定する低レ
   ベル除去手段（５）を設けたことを特徴とする直流レベ
   ル補正回路。
2. （２）前記画像信号の基準レベルと目標レベルとの差の
   平均を検出するに際し、該差が１ＬＳＢ以内のとき、該
   画像入力信号の基準レベルと目標レベルとの差を零と判
   定することを特徴とする請求項１記載の直流レベル補正
   回路。