JPH02224054A - コンピュータシステム、および多重プロセッサシステム最小単位動作の実行方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く発明の分野〉 本発明は、選定された動作の期間中、アクセスを防止す
るシステム制御ロックを有する多重プロセッザ計算装置
に関する。

く発明の背景〉 多重プロセッサシステムは、一時に１個のプロセス／プ
ロセラ１）′対に，中断されてはいけない選定された動
作（最小単位動作という）期間中に、保護資源への排他
的アクセスをイ・１与ずる方法を必要とする．この基本
的な概念に基づいて、さらに、極めて複雑なプロセス間
制御および通信メカニズムを組立てることができる．最
も典型的には、保護資源は、例えば、プロセス制御ブロ
ックまたは同期｛：マフオーもしくは待ち行列のような
メモリデータ構造であろう。

コンピュータ命令セラ１一中の上記のような設備を支持
する最も智通の手法は，一方が他方に基づいて条件付け
られる２個の可視動作を有するようにＪ個以Ｌの命令を
定義イ１１けることである．モトローラ６８０２０命令
セツトの［検査およびセラ１・」命令および「比較およ
び交換Ｊ命令は、この型の手法の典型である。これらは
、例えば、リスト項目「エンキュー」またはプロセス［
通報Ｊのようなさらに能力のある複数の基本の他の層が
直ちに追加されなければならないほど、極めて基本的な
動作である．縮小命令セットコンピュータ（ＲＩＳＣ）
プロセッサの文脈においては，この型の基本が典型的に
は多重ザイクルであり実現するにはかなり面倒であると
いう他の重要な不利益が存在する。

く発明の要約〉 最小単位動作は、一・連の命令によって具体化されてい
る．命令シーケンスが完成することを保証するために、
メモリザブシステムおよびバスは。

３個の特別動作、すなわち、ロードロツタ、格納ロック
およびロードアンロックをする．３個の動作は、全て、
メモリアドレスを受け，単純な命令に直接対応ｊる。第
４の命令、すなわち、探査も備わっている。ロックが保
持されている間、専断的読込み、および、書込み動作は
、表明された特別のロックによってバスを制御する一の
プロセッサによっていずれの物理的記憶場所に対しても
許される．特に、コードシーケンスは、自動的に複数の
記憶場所を一斉に更新する（例えば、待ち行列からの項
目を追加し、または、除去する）ことができる。

く実施例〉 本発明を適用し７た、複数個のプロセッサを有ずる代表
的多重プロセッサシステムが第１図のブロック線図どし
て示されている．本発明に関係する、プロセッサ５２．
５４およひ５６中の素子は、実質的に同一であり，プロ
セッサ５２．５４および５６を共通バスに接続すること
に関係する。バス５８は，アドレスおよびデータライン
６０，バス要求ライン６２、バス付与ライン６４、およ
び多重プロセッサシスデムに見出される他の信号路をイ
１する．本発明の第１の特徴は、例えば、メモリ６６の
ようなシステム資源へのプロセッサ５２。

５４および５６のうち１個の通信に関係する。しかし、
他の実施例（図示せず）においては、上記のような確実
な通信がプロセッサ間またはプロセッサと他のシステム
ハードウェアとの間に成立することを目指す。

本発明によれば、他のプロセッサによる割込み、または
、時分割アクセスにより中断され得ない最小単位動作と
して知られている一連の動作群が存在する。上記動作群
が１個の１０セッザ自体、または、分割されない通信路
に関係する場合には、最小単位動作は、バスロックを要
求しない。しかし、プロセッサ５２とメモリ６６との間
の転送によって例示されているように、メモリ６６の保
護部分へのアクセスは、プロセッサ５２に確保され制限
されなければならない。７０セ・ノザ５２をトリガして
ロックを生じさせる命令は、典型的には、メモリロード
ロック命令と、要求された素子（例えば、メモリ６６）
へのロックされたアクセスが除去されるようにする、メ
モリ格納アンロック命令またはメモリロードアンロック
命令のいずれか一方とのうち少なくとも１個を含む、他
の命令、すなわち、メモリ探査命令は、データが特に指
定された記憶場所に書込まれることを除いて、全ての面
でメモリ書込みとして機能する。メモリ探査命令は、ア
ドレス指定された記憶場所が変更のため利用できるか否
かを決定する基準として機能する。メモリロックが特定
の命令１例えば、メモリロードロック命令Ｇこよって開
始された場合、プロセッサ５２は、先のロック保持信号
が存在したとすれば、これをロック検出器７６に判定さ
せる。

先のロック保持信号が存在した場合には、プロセッサ５
２は、禁止される。先のロック保持信号が存在しなかっ
た場合、プロセッサ５２は、当業者に公知の技術を含む
裁定技術に従ってバス制御を裁定する。プロセッサがバ
スを駆動する権利を確保した場合、ロック表明論理回路
７４は、より高い優先順位を有するバス要求がロック表
明論理回路７４からのロック表明（ロック保持とも称す
る）信号の起動（プロセッサ５２は、既にバス、従って
メモリ６４へのアクセスを妨げている）に基づいて他の
プロセッサ５４をメモリ６４へのアクセスから排除する
ように、アドレス／データ転送論理回路７８が要求アド
レスを駆動するのと同時にロック信号を供給する。プロ
セッサ５２は、バスロック状態を確保した後、アドレス
／データ転送論理回路７８を起動し、プロセッサ５２と
メモリ６４との間のデータ転送を開始させる。最小単位
動作が完了した時、バス表明信号は、除去され、ロック
状態は、終了する。多重プロセッサの相互ロック方法お
よび装置についての詳細な説明は、本願と同時に米国、
出願され、発明の名称「多重プロセッサの相互ロック」
の米国特許出願ＡＰＯＬＬ−１１１ＸＸに開示されてい
る。この開示は、この引用により本願明細書に組入れら
れる。バス裁定中、他の一のプロセッサがロック獲得に
成功し、それを表明した場合、実施例に示されているよ
うに、バス要求プロセッサは、バス要求を中止する。通
常、プロセッサがバスロックを獲得するまでバスロック
を望む方向においては、前辺っての表示が何もない。し
かし、他の一のプロセッサが既にバスロックを保持して
いる場合には、このプロセッサは、公平性アルゴリズム
が実行されうるように、他の一のプロセッサにロック利
益を知らせる。

第２図に示された二重連結リスト構造１００は。

リストヘッド］７１０に結合されたリスト要素Ｌ】、Ｌ
２またはＬ３が挿入された二重連結リスＩ−１，００中
の諸要素を結合する前向きベクＩ・ル１０２および］０
４と後向きベクトル１０Ｇおよび１０８との結合を含む
、二重連結リスト１００が空くすなわち、要素がない）
の場合には、リストヘッド１１０は、二重連結リスト〕
、００の基準位置を供給し続ける。

例えば、要素）−３のような１個の要素を含む最も基本
的なリストの作成は、第３図のフローチャート１．５０
に示されたリスト作成動作に従って行われる。フローチ
ャー？−１５０は、前向きベクトル１０２〜Ｊ、０８が
確立する最小単位動作を図示する。ロードロツタ命令１
６０により、バスロックが開始される。格納終了命令］
、　６２　ｔ、たけ１６４により、バスは５プログラム
シーゲンス？再開する前にアンロックされる。

複数のプロセッサ間で裁定およびロック獲得が生じるの
は、システムバスにおいてのみであるから、ロードロッ
クは、全でのデータキャッシングを無効とし、メモリに
直接向かわなければならない。

１フツクが未だ確保さノ１ていない場合には、ロックさ
れ、ロード完了が可能である。他の場合には、ロードは
、ロックが獲得できる時まで停止される。

格納アンロックまたはロードアンロックも、システムバ
スを確保し、関連のメモリ動作の成功が確定するか、ま
たは、失敗が確定するかのいずれかが保証された後にの
み、キャッジ−Ｌ（図示せず）をバイパスし、全てのロ
ックを解除しなければならない。キャッシュベースシス
テムの具体例においては、ロックが保持された間に生じ
たいずれのメモリ状態の変更も、ロックを確保するはず
の次のプロセッサに可視でなければならない、害切りキ
ャッシュシステムにおいては、この可視性は、アンロッ
ク動作に先立ってアンロック命令自体より前に命令によ
り記入された全ての読込み、または、書込みをアンロッ
ク動作により押出させることにより与えられる。また、
他のプロセッサのキャッシュ妥当性検査方法は、これら
のあふれ出た書込みがロック獲得に成功した時にロック
を獲得するはずのプロセッサによって最後まで観察され
る、：とを保証しなければならない、この保証は。

ロー・ドロックに保留中・キャッシュ非妥当性を処理さ
せる。二とによってなされるか、または、ロードロック
完了バイブラインの遅れに匹敵する局所的非妥当性処理
バイブラインの遅れに組込まれていてもよい、＠直しキ
ャッシュシステムを内臓する他の実施例においては、上
記の保証となすための追加的負担が存在する。他のプロ
セッサに状態変更を可視とする１の手法は、ロックが保
持されている間に、全ての記憶が書込データミス分起動
させるべきである。

ロック中断は、ロックされたコードシーゲンスがうまく
進行しないことにより引起こされるシステムデットロゾ
クを避（）るために使用すべきである０本実施例におい
ては、ロックが中断されることなく保持される長さを監
視する、ロック保存プロセッサ中のロック継続タイマが
使用されている。

タイマ値は、期待ロック保持期間に匹敵する大きさの数
にセラＩ・される、タイマが終了した場合には、ロック
は、自動的に解除され、割込んだプロセッサは、中断さ
れる。他のタイマ手法は、ロック要求プロセスにロック
獲得２４７分設置うることである。このタイマ手法にＩ
Ｊ、システム中のプロセッサの数に対して若干大きな数
のタイマ値、および一のプロセッサが他の７０セツザの
保有から強制的にロックを接電する能力が必要である。

図示された単一ロックの実施例において（Ｊ、第１０ツ
クが保持されている間に第２０ツクを獲得する試みは、
ブ、ログラム例外となる。他の実施例には、ロック命令
およびアンロック命令の適当なスクッキング、および、
逐次的プログラムフローが中断した場合、このスタック
から回復する能力を支持するハードウェアが設けられて
いる。

ロックされた命令列の有限進行を■、証するために、命
令の実行と関係のない事象は、逐次的プログラムフロー
を中断するのを許されない。このため１割込み、おＪ：
び、他の命令非同期例外は、ロックが保持されている間
、禁止される。

ブ１′：Ｊセスがロックを保持している間に命令関連の
例外が生じた場合に１面倒な事態が生じる。例外処理に
ついては、１９８８年１０月１７１１に米国出願され、
発明の名称「命令バイブラインの誤聞合せが生じたパイ
プライシブ１フセツサにおける例外処理方法および装置
」の米国特許出願ＡＰＯＬＬ−１０９ＸＸに更に詳しく
記載されている。

上記面倒な事態が発生ずるので、指定されたプロセッサ
のレジスタは、相互ロックされたシーケンスが完了しな
い場合、［再開点］５８」を含む（または、相互ロック
されたシーケンスの開始点に存在する帰点）という約束
が確立されている。

プロセッサのハードウェアは、典型的には５０ツクが保
持されている間に現時点の例外が発生しまた場合に、こ
れを表示する状態フラッグ（図示せず）を備える。４一
の状態フラッグは、口・−ドロック命令に出会うとすぐ
にセットされ、アンロック命令が完了するように保証さ
れた時にのみ除去される。

状態フラッグは５プロセツサの１０グラム状慧ワード中
で利用する。：とができ、他の帰点を選定する例外処理
ソフトウェアによって使用さノ１−る。都合が良いよう
に、ロックが保持されている間にトリガされた例外は、
自動的に関連の一のロックまたは複数のロックを解除す
る９都合が良いように、例外復帰シーケンスは、常に５
０ツク保持プロセツサ状憇を除去する。ロックされたコ
ードシーケンスは、実行さ１Ｌなければならない命令列
にべ一ジザイズ間隔で触れることにより、命令ページ欠
陥が存在するであろうことをＮＸ’ｌすることができる
。典型的には、コードシーケンスの最後で命令をロード
すること以外は、必要でない、ロックされｔ：コードは
、全てのデータに「触れる」だけで。

実行にロード命令を必要としない記憶保護、違反または
記憶ページ欠陥が全くないであろうことを確認すること
ができる。、：の目的のため、Ｑ前セツトは、実際にメ
モリに書込むことなく書込みアクセス特権およびアンダ
＝−ラインページの有効性を確認する探査命令（１１６
Ａ−Ｆ）を提供する６０ツクさｈ−たコードシーケンス
は、該シーケンスが最初のものですら更新する前に問合
わせる全てのメモリの記憶場所を探査すべきである。上
述１，７か以外の型式のほとんどの命令ｒＭ連例外は、
ロックされたコードシ・−クンスにおいて生じるべきで
ない。これらの命令開運例外が生じた場合には、プロセ
スは、回復できない。回復不能のロックされたコード例
外命令のこの型式の典をは、データネ整合および特権命
令の違反である。、当業者による本発明の変形例および
代替例は、本発明の範囲に属するものと判断され１本発
明は、特許請求の範囲以外によって限定されるべきでな
い、

【図面の簡単な説明】

第１図は１本発明を適用した多重プロセッサシステムの
ブロック線図である。第２図は、変更が最小単位動作に
関係する連結リスｌ−構造のブロック線図である。第３
図は、第２図のラフ１−ウェア構造の形式に従うロック
命令およびアンロック命令を有する代表的最小単位動作
のフローナヤートである。

Claims (1)

1. 【特許請求の範囲】 １）制御信号路を含むデータバスと、 複数のプロセッサユニットであつて、各プロセッサユニ
   ットは、制御信号路に接続され制御信号路上にバス要求
   信号を供給するバス要求手段と、制御信号路に接続され
   制御信号路上にバスロック信号を供給しデータバスの制
   御を示すバス制御ロック表明手段と、バス要求信号およ
   びバスロック信号のうち少なくとも１個に応答するバス
   制御ロック検出手段と、データバス、バス付与要求手段
   、バス制御ロック表明手段およびバス制御ロック手段に
   接続されたデータ転送手段とから成る複数のプロセッサ
   ユニットとから成り、 バス要求信号は、データがデータバスに供給されるべき
   時、発生され、データ転送手段は、バスロック信号がバ
   スロック検出手段によつて検出された時、データバスへ
   のデータの供給を禁止され、各プロセッサは、さらに、
   バス要求手段、および、最小単位プロセッサ動作期間中
   、バス制御を獲得するバスロック表明手段に接続され、
   最小単位プロセッサ動作は、他の一のプロセッサにより
   供給されたバスロック信号の検出により禁止される最小
   単位プロセッサ動作応答手段を含むことを特徴とするコ
   ンピュータシステム。 ２）コンピュータシステムは、さらに、 複数のプロセッサユニットと選択的にデータをやり取り
   するメモリ手段を有し、 最小単位プロセッサ動作は、少なくとも、メモリロード
   ロック、メモリ格納アンロック、メモリロードアンロッ
   ク、メモリ探査のうち少なくとも１つを含むことを特徴
   とする請求項１記載のコンピュータシステム。 ３）多重プロセッサシステムの最小単位動作の実行方法
   であつて、 上記プロセッサのうちの１個における最小単位動作の開
   始を識別する工程と、 最小単位動作をなすプロセッサを含む複数のプロセッサ
   と、最小単位動作のために必要なシステム資源とを結合
   するバスの可用性を識別する工程と、 最小単位動作をなすプロセッサによるバス制御を獲得す
   る工程と、 最小単位動作を実行する工程と、 バス制御を解除する工程と、 から成る多重プロセッサシステム最小単位動作の実行方
   法。 ４）バス制御を獲得する工程は、メモリロードロック命
   令を実行する工程に応答し、 バス制御解除工程は、メモリ格納アンロックおよびメモ
   リロードアンロック命令のうち１つを実行する工程に応
   答することを特徴とする請求項３記載の方法。 ５）例外検出によりバス制御を解除する工程を含むこと
   を特徴とする請求項４記載の方法。 ６）特定の再開点において最小単位動作を再開する工程
   を含むことを特徴とする請求項５記載の方法。