JPH02222842A

JPH02222842A - 基線補正回路

Info

Publication number: JPH02222842A
Application number: JP2961689A
Authority: JP
Inventors: Yoshihisa Yamazaki; 山崎　義久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1990-09-05
Anticipated expiration: 2013-01-26
Also published as: JP2703313B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」本発明は、パルス信号の波高値を求める際等にその前処
理として基線の補正を行うために使用される基線補正回
路に関する。

「従来の技術」一般にパルス信号の波高値を測定する場合には、このパ
ルス信号の基線が一定不変の電位であるとの前提にたっ
て、これとの差を波高値として計測するようになってい
る。ところが、実際にはパルス信号の発生した側の機器
で温度が変化したり電源電圧が変動したりすると、基線
が変動して、信号にドリフトが生じてしまう。このよう
な場合に、このパルス信号を入力して波高値を測定する
測定側では、この変動分だけ狂った電圧レベルで波高値
の測定を行ってしまう。

これを第３図を基にして説明する。同図ａでは波高値Ｈ
のパルス信号１１の発生側の基線１２と波高値の測定側
の基線１３とが同一レベルである。

従って、この場合には測定側で波高値Ｈを正しく測定す
ることができる。

一方、同図すでは波高値Ｈのパルス信号１４の基線１５
に電位りのドリフトが生じている。従って、この場合に
はパルス信号１４の波高値Ｈ′は電位りの分だけ狂いが
生じてしまう。そこで、従来から基線補正回路が使用さ
れており、波高値の測定側で入力信号の基線の補正が行
われている。

第４図は、従来用いられたこのような基線補正回路を表
わしたものである。この基線補正回路では入力信号２１
を抵抗２２を介して第１のオペアンプ２３のｅ入力端子
に入力するようになっている。第１のオペアンプ２３の
■入力端子は接地されており、ｅ入力端子と出力端子と
の間には帰還用の抵抗２４が接続されている。オペアン
プ２３の出力側には基線の補正された出力信号２５が出
力されるようになっているが、このためにこの出力信号
２５の電位をアース電位と比較するための第２のオペア
ンプ２６が設けられている。

この第２のオペアンプ２６の出力端子はスイッチ回路２
７を経て、抵抗２８およびコンデンサ２９からなる積分
器に入力されるようになっている。コンデンサ２９の一
端は接地されており、その他端が抵抗３１を介して第１
のオペアンプ２３のＯ入力端子に接続されている。スイ
ッチ回路２７は、ゲート制御信号発生器３２によってそ
の入力端子と出力端子の聞をオン・オフ制御するように
なっている。ゲート制御信号発生器３２は、入力信号２
１にパルス信号が存在するときこれを検知し、スイッチ
回路２７をこの間だけオフにする。

このような構成の従来の基線補正回路では、パルス信号
が到来していないときスイッチ回路２７がオンとなって
いる。この状態で入力信号２１にドリフトが生じると、
出力信号２５を入力する第２のオペアンプ２６がこの変
動量を検出する。この結果、積分器を構成するコンデン
サ２９には、この変動量とプラス、マイナスの変動方向
に応じた量の電荷が蓄積される。コンデンサ２９の電位
は抵抗３１を介して第１のオペアンプ２３に伝えられる
ので、入力信号２１に存在するドリフト分が打ち消され
、常に出力信号２５はアース電位に保たれることになり
、基線の補正が行われる。

入力信号２１としてパルス信号が到来すると、ゲート制
御信号発生器３２がこれを検出してスイッチ回路２７を
オフにする。このときコンデンサ２９には基線を補正す
べき電荷が蓄えられているので、パルス信号に対しても
このスイッチ回路２７の切換動作が行われる直前の電位
を基準にした基線の補正が行われる。パルス信号がなく
なると、ゲート制御信号発生器３２がスイッチ回路２７
を再びオンにし、次のパルス信号の到来に備えて基線の
補正が続けられることになる。

「発明が解決しようとする課題」以上説明した従来の基線補正回路では、ゲート制御信号
発生器３２によってスイッチ回路２７の制御が行われて
いる。ゲート制御信号発生器３２は、多くの場合に波形
弁別器を用いてパルス信号の検出を行っている。ところ
が、一般に入力信号２１にはパルス信号の他にノイズが
重畳されているので、このノイズが誤ってパルス信号と
判別されてしまう場合が生じる。

このような問題点を解消するためには、パルス信号か否
かを判別するための電位を比較的高く設定すればよいが
、このようにすると、今度は波高値の低いパルス信号が
ノイズと区別できなくなり、このようなパルス信号の波
高値の測定ができな（なってしまう。また、ノイズに対
して安定してパルス信号の判別を行うような回路構成に
すると、基線補正回路のゲート制御信号発生器３２の部
分の回路規模が大きく、かつ煩雑となるという問題もあ
る。

そこで本発明の目的は、簡単な回路構成で基線の補正を
行うことのできる基線補正回路を提供することにある。

「課題を解決するための手段」本発明では、入力信号を増幅する増幅器に、（イ）リミ
ット回路と（ロ）積分回路を接続し、この増幅器の出力
側から基線の補正された出力信号を出力させるようにす
る。

ここで（イ）リミット回路は、入力端子の一方を接地し
たオペアンプと、このオペアンプの他方の入力端子と出
力端子との間に互いに極性を逆にして並列に接続された
２つのダイオードとを有しており、前記した他方の入力
端子に入力された信号の振幅を制限して出力する。

また、（ロ）積分回路は、入力端子の一方を接地したオ
ペアンプと、このオペアンプの他方の入力端子と出力端
子の間に接続されたコンデンサとを有しており、オペア
ンプの前記した他方の入力端子にリミット回路の出力を
入力して積分する。

そして、この積分回路によってパルス信号入力時に帰還
用の経路を実質的に遮断させる一方、パルス信号が入力
されていない状態ではリミット回路の出力を増幅し、入
力信号を増幅するための前記した増幅器にこれをフィー
ドバックさせることで、出力信号の基線を補正する。

「実施例」以下実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例における基線補正回路の構
成を表わしたものである。

この基線補正回路は、入力信号４１を抵抗４２を介して
そのｅ入力端子に入力する第１のオペアンプを備えてい
る。この第１のオペアンプ４３のｅ入力端子と出力端子
の間には、帰還用の抵抗４４が接続されている。この基
線補正回路では、第１のオペアンプ４３の出力信号４５
０基線が補正されるように、第２のオペアンプ４６等か
らなるリミット回路４７と、第３のオペアンプ４８等か
らなる積分回路４９を配置している。

ここでリミット回路４７の第２のオペアンプ４６は、出
力信号４５を抵抗５１を介してそのｅ入力端子に入力す
るようになっており、■入力端子は接地されている。ま
た、第２のオペアンプ４６の出力端子とｅ入力端子の間
には、２つのダイオード５２．５３がそれらの極性を逆
にして並列に配置されている。

積分回路４９の方は、第２のオペアンプ４６の出力端子
に現われた信号を抵抗５５を介して第３のオペアンプ４
８のｅ入力端子に入力するようになっており、このｅ入
力端子と第３のオペアンプ４８の出力端子との間には、
電荷蓄積用のコンデンサ５６が配置されている。第３の
オペアンプ４８の出力は、抵抗５７を介して第１のオペ
アンプ４３のθλ入力端子入力されるようになっている
。これにより、第１のオペアンプ４３のｅ入力端子にて
入力信号４１に重畳されている基線の変動と反対極性の
補正電圧が加算され、出力信号４５の基線が補正される
ような構成となっている。

以上のような構成の基線補正回路で、積分回路４９は第
４図に示したスイッチ回路２７の作用を兼ねた回路とな
っている。これをまず説明する。

第３のオペアンプ４８の出力端子に現われる電位をＶｃ
　とし第２のオペアンプ４６の出力端子に現われる電位
をＶｉ　とすると、一般に積分回路４９の出力側に現わ
れる電圧Ｖｃ　は次の（１）式％式％ここでＣＳＳはコンデンサ５６の容量であり、Ｒ５！ｌ
は抵抗５５の抵抗値である。

ＯｄＢラインでの周波数ｆｏ　は、次の（２）式％式％これは、ある周波数の電圧入力に対して、周波数ｆ、よ
りも低い周波数で出力電圧が増幅され、周波数１０　よ
りも高い周波数では減衰されることを示している。

第２図は、この特性を説明するためのものである。増幅
率は周波数ｆｏ　よりも低いところでは、増幅器のオー
ブンループゲインＡ０まで所定の増幅率で増加し、これ
よりも大きいところでは所定の減衰率で低下している。

従って、積分回路４９は、高域遮断型のフィルタとして
の機能を持っていることになる。一般にパルス信号のよ
うに立ち上がりの急な信号部分は周波数ｆ。が高い。従
って、入力信号４１としてパルス信号が到来したときに
は、積分回路４９によってフィードバックの経路が実質
的に遮断され、第４図で示したスイッチ回路２７がオフ
になったと同様の効果をもつことになる。

なお、この積分回路４９の前段に配置されたリミット回
路４７の第２のオペ”ｒノブ４６は、出力信号４５を増
幅する。従って、パルス信号が入力信号４１として現わ
れたときにはその信号波形をより急峻に変化させること
になり、積分回路４９によるパルス信号の遮断をより効
果的に行わせるという機能も持っている。

一方、入力信号４１にパルス信号が含まれていない状態
では、次に説明するリミット回路４７から積分回路４９
に低い周波数の信号が到来することになる。この状態で
積分口゛路４９はこれを比較的高い増幅率で増幅する。

すなわち第４図で示したスイッチ回路２７がオンとなっ
たと同様に第１のオペアンプ４３に対するフィードバッ
ク系が動作し、基線に対する補正動作が行われることに
なる。

次にリミット回路４７の働きについて述べる。

このリミット回路４７の第２のオペアンプ４６の○入力
端子と出力端子の間には、２つのダイオード５２．５３
が逆向きに接続されている。従って、これらのダイオー
ド５２．５３の順方向電圧を越えない範囲の信号変化に
対しては、これらのダイオード５２．５３は遮断された
状態にある。すなわち、出力信号４５の電圧をＶ。とす
ると、第２のオペアンプ４６は次の（３）式で示す電圧
ｖＲを出力する。

Ｖ、＝−Ｇ２　Ｖｏ　　　　　・−・−（３）ここで、
符号Ｇ２　は第２のオペアンプ４６のオーブンループゲ
インである。

入力信号４１にパルス信号が含まれていない状態では、
出力信号４５の電圧Ｖ。の変動によって２つのダイオー
ド５２．５３はいずれも導通しない。従って、（３）式
で表わされた電圧ｖ１　に応じて積分回路４９が動作し
、基線の補正が行われることになる。

これに対して、入力信号４１としてパルス信号が到来し
た場合には、その立ち上がりやオーバーシュート等によ
って出力信号４５はプラス側またはマイナス側に大きく
変動する。この場合に、この変動分をそのまま第２のオ
ペアンプ４６で増幅し積分回路４９に伝達することは基
線を補正するには好ましくない。そこで、これらプラス
側およびマイナス側の比較的大きな変動をカットするた
めに２つのダイオード５２．５３が用意されている。

今、一方。のダイオード５２の順方向電圧をＶ、２とし
、他のダイオード５３の順方向電圧をＶＳ２とする。第
２のオペアンプ４６の■入力端子側がアース電位となっ
ておりθ入力端子側がイマジナル・ショート（ｉｍａｇ
ｉｎａｌ　５ｈｏｒｔ）となっている。すなわち、この
○入力端子側は第２のオペアンプ４６が正常に動作して
いる状態でアース電位に保たれる。

そこで入力信号４１にパルス信号が到来し出力信号４５
の電圧Ｖ。がプラス側で次第に増加していくと、次の（
４）式で示す電圧Ｖ□でダイオード５２が導通する。

Ｖｌ＝ＶＳ２　　　　　　　　　　　・・・・・・　（
４）これに対して、電圧Ｖ。がマイナス側で次第に増加
してい（と、次の（５）式で示す電圧ｖＲでダイオード
５３が導通する。

Ｖ　Ｒ−＋　Ｖ　５３　　　　　　　　・・・・・・（
５）このように、パルス信号が入力された場合には、そ
の信号によって２つのダイオード５２．５３のいずれか
が導通し、第２のオペアンプ４６の出力電圧ｖ１１を文
字通り制限することができる。

しかも、このリミット回路４７は出力信号４５の電圧Ｖ
。が“０″Ｖであるときには、（３）式より電圧Ｖ、も
“０′■となり、この回路の正常動作を妨げない。

また低周波の電圧変化に対しては、第２のオペアンプ４
６が反転増幅を行い、更に（１，）式で示したように積
分回路４９でも反転増幅が行われて電圧ｖｃが変化する
。従って、電圧ＶＣは電圧Ｖｏ　の変化を打ち消すよう
に働くので、出力信号４５の電圧Ｖｃ　は“０”■に速
やかに戻される。

そして、電圧Ｖ、が“０″ｖになることにより、電圧Ｖ
ｃ　の変化は停止する。このように、入力信号４１にパ
ルス信号が含まれていない状態では、基線の補正が迅速
に行われることになる。

これに対して、入力信号４Ｉとしてパルス信号が入力さ
れた場合には、その変化が電圧Ｖ。に現われると、（３
）〜（５）式によって電圧ＶＲはダイオード５２あるい
はダイオード５３の順方向電圧に制限される。そして、
これは（１）式によって減衰されて電圧Ｖｃ　となるが
、これはダイオード５２．５３によって振幅を制限され
た微小な一定の電圧である。このため、パルス信号自体
による帰還は事実上生ぜず、入力信号４１として入力さ
れたパルス信号は第１のオペアンプ４３によって増幅さ
れる。そして、出力信号４５として基線の補正されたパ
ルス信号が出力されることになる。

「発明の効果」以上説明したように、本発明によればスイッチ回路やこ
れを動作させる制御回路が不要なので、回路が簡略化し
、安価かつ信頼性の高い基線補正回路を実現することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例における基線補正回路の回路
図、第２ｒＸＪは制御回路の周波数特性を示す特性図、
第３図は入力信号のドリフトによる波高値測定の問題を
示した説明図、第４図は従来使用された基線補正回路の
回路図である。４１・・・・・・入力信号、４３・・・・・・第１のオペアンプ、４５・・・・・・（基線の補正された）出力信号、４６
・・・・・・第２のオペアンプ、４７・・・・・・リミット回路、４８・・・・・・第３のオペアンプ、４９・・・・・・積分回路、５２．５３・・・・・・ダイオード、Ｖｃ　、　Ｖｏ　ＳＶ＋＋　・・・・・・電圧。出　願　人　日本原子力事業株式会社代　理　人　弁理士　山　内　梅　雄為３図躬４図馬２０

Claims

【特許請求の範囲】入力端子の一方を接地したオペアンプと、このオペアン
プの他方の入力端子と出力端子との間に互いに極性を逆
にして並列に接続された２つのダイオードとを有し、前
記他方の入力端子に入力された信号の振幅を制限して出
力するリミット回路と、入力端子の一方を接地したオペアンプと、このオペアン
プの他方の入力端子と出力端子の間に接続されたコンデ
ンサとを有し、前記他方の入力端子に前記リミット回路
の出力を入力して積分する積分回路と、この積分回路の出力によって増幅率を変化させ、その増
幅後の信号を前記リミット回路の入力としてフィードバ
ックさせこの増幅後の信号の基線を補正する増幅器とを具備することを特徴とする基線補正回路。