JPH0221177B2 - - Google Patents
Info
- Publication number
- JPH0221177B2 JPH0221177B2 JP7511480A JP7511480A JPH0221177B2 JP H0221177 B2 JPH0221177 B2 JP H0221177B2 JP 7511480 A JP7511480 A JP 7511480A JP 7511480 A JP7511480 A JP 7511480A JP H0221177 B2 JPH0221177 B2 JP H0221177B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- circuit
- input
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
- H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は論理回路の計数回路に関するものであ
り、その目的とするところは少数のフリツプフロ
ツプ回路によつて、論理ゲートを通過した場合の
ゲート遅延時間の差によりひげが発生することの
ない計数回路を提供することにある。
り、その目的とするところは少数のフリツプフロ
ツプ回路によつて、論理ゲートを通過した場合の
ゲート遅延時間の差によりひげが発生することの
ない計数回路を提供することにある。
一般に計数回路としては第1図に示すように計
算回路1と一致回路2を備えるものが知られてお
り、計算回路1は複数のJ/Kフリツプフロツプ
回路1−1〜1−4およびAND回路1−5,1
−6より構成される同期式のものが知られてい
る。そして、この計算回路1はそれを構成する
J/Kフリツプフロツプ回路1−1〜1−4から
のQ出力が入力信号A〜Dとして加えられる排他
的論理和回路(Exclusive OR回路)2−1〜2
−4およびAND回路2−5より構成される一致
回路2に接続し、プリセツト部3を構成するプリ
セツト端子3−1〜3−4に加えられるプリセツ
ト信号との間で一致出力を取り出すように論理和
回路2−1〜2−4のそれぞれは第2図に示すよ
うに上記プリセツト端子3−1〜3−4に加えら
れるプリセツト信号“1”又は“0”によりイン
バータ又はバツフアとして働くように変化する。
ところで、上述の計数回路は第3図に示すように
その内容がプリセツト端子3−1〜3−4に加え
られるプリセツト信号にて示される数値(2進
数)に一致すると上記一致回路2より一致出力が
取り出されるものであり、計数回路のそれぞれの
J/Kフリツプフロツプ回路1−1〜1−4がリ
リーブされた状態(初期状態)よりプリセツト端
子3−1〜3−4に加えられるプリセツト信号に
て示される数値までの時間を、計数回路の入力端
子1−7に加えられる周期の一定なクロツクによ
り示すように利用されるものである。したがつ
て、上記一致回路2は上記計数回路1の内容があ
る状態になるまでそのAND回路2−5から出力
が出ない、つまり、初期状態よりの時間経過をプ
リセツトの状態により得ることができる。
算回路1と一致回路2を備えるものが知られてお
り、計算回路1は複数のJ/Kフリツプフロツプ
回路1−1〜1−4およびAND回路1−5,1
−6より構成される同期式のものが知られてい
る。そして、この計算回路1はそれを構成する
J/Kフリツプフロツプ回路1−1〜1−4から
のQ出力が入力信号A〜Dとして加えられる排他
的論理和回路(Exclusive OR回路)2−1〜2
−4およびAND回路2−5より構成される一致
回路2に接続し、プリセツト部3を構成するプリ
セツト端子3−1〜3−4に加えられるプリセツ
ト信号との間で一致出力を取り出すように論理和
回路2−1〜2−4のそれぞれは第2図に示すよ
うに上記プリセツト端子3−1〜3−4に加えら
れるプリセツト信号“1”又は“0”によりイン
バータ又はバツフアとして働くように変化する。
ところで、上述の計数回路は第3図に示すように
その内容がプリセツト端子3−1〜3−4に加え
られるプリセツト信号にて示される数値(2進
数)に一致すると上記一致回路2より一致出力が
取り出されるものであり、計数回路のそれぞれの
J/Kフリツプフロツプ回路1−1〜1−4がリ
リーブされた状態(初期状態)よりプリセツト端
子3−1〜3−4に加えられるプリセツト信号に
て示される数値までの時間を、計数回路の入力端
子1−7に加えられる周期の一定なクロツクによ
り示すように利用されるものである。したがつ
て、上記一致回路2は上記計数回路1の内容があ
る状態になるまでそのAND回路2−5から出力
が出ない、つまり、初期状態よりの時間経過をプ
リセツトの状態により得ることができる。
しかしながら、このような構成の計数回路で
は、それを構成するJ/Kフリツプフロツプ回路
1−1〜1−4の各々のQ出力端に接続される負
荷の差、およびその後に接続される一致回路2を
構成する排他的論理和回路2−1〜2−4のゲー
ト時間遅れの差により、第3図のT1,T2,T3の
時点で上記一致回路2の出力にひげが生ずること
がある。すなわち、第3図のT1,T2,T3の各時
点ではプリセツト端子3−1〜3−4に加えられ
るプリセツト信号がL,H,H,Lのときに計算
回路1からのA〜Dの各々の出力は排他的論理和
回路2−1〜2−4に加えられて第4図に示すよ
うに出力Bのみが遅れるようなことがあると、一
致回路2の出力にひげ出力Eが出ることがある。
そして、ひげが生ずると論理回路において都合の
悪い場合がある。たとえば、計算回路1を構成す
るJ/Kフリツプフロツプ回路1−1〜1−4の
クロツクとして、このひげを生じた一致出力信号
を入力すると、不必要な時間においてJ/Kフリ
ツプフロツプが反転してしまうおそれがある。
は、それを構成するJ/Kフリツプフロツプ回路
1−1〜1−4の各々のQ出力端に接続される負
荷の差、およびその後に接続される一致回路2を
構成する排他的論理和回路2−1〜2−4のゲー
ト時間遅れの差により、第3図のT1,T2,T3の
時点で上記一致回路2の出力にひげが生ずること
がある。すなわち、第3図のT1,T2,T3の各時
点ではプリセツト端子3−1〜3−4に加えられ
るプリセツト信号がL,H,H,Lのときに計算
回路1からのA〜Dの各々の出力は排他的論理和
回路2−1〜2−4に加えられて第4図に示すよ
うに出力Bのみが遅れるようなことがあると、一
致回路2の出力にひげ出力Eが出ることがある。
そして、ひげが生ずると論理回路において都合の
悪い場合がある。たとえば、計算回路1を構成す
るJ/Kフリツプフロツプ回路1−1〜1−4の
クロツクとして、このひげを生じた一致出力信号
を入力すると、不必要な時間においてJ/Kフリ
ツプフロツプが反転してしまうおそれがある。
尚、ひげの生じないカウンタには従来より知ら
れているものとして、ジヨンソン(リング)カウ
ンタや、カウンタではないが同じ動作を与えるも
のとしてシフトレジスタがあるが、これらのカウ
ンタ、レジスタは多数のフリツプフロツプが必要
となる欠点を有している。
れているものとして、ジヨンソン(リング)カウ
ンタや、カウンタではないが同じ動作を与えるも
のとしてシフトレジスタがあるが、これらのカウ
ンタ、レジスタは多数のフリツプフロツプが必要
となる欠点を有している。
本発明はこのような従来の欠点を解消するもの
であり、以下、本発明について実施例の図面と共
に説明する。
であり、以下、本発明について実施例の図面と共
に説明する。
第5図は、本発明の計数回路の一実施例を示
す。本実施例は4個のフリツプフロツプから構成
される計数回路を示し、第一段を除くある対象と
するフリツプフロツプに対しそれより以前に位置
するフリツプフロツプの出力により該フリツプフ
ロツプの動作を決定しかつ、フリツプフロツプの
クロツク入力を第一段のフリツプフロツプとそれ
以降のフリツプフロツプの変化が反対位相にて動
作するように構成すると共に、直前のフリツプフ
ロツプのQ出力とそれ以前の全フリツプフロツプ
のQ出力を同一のゲート回路を通じて対象とする
フリツプフロツプのJ及びK入力端子に接続しト
グルタイプフリツプフロツプにするかフリツプフ
ロツプの内容を不変にするかを決定するように構
成した計数回路である。
す。本実施例は4個のフリツプフロツプから構成
される計数回路を示し、第一段を除くある対象と
するフリツプフロツプに対しそれより以前に位置
するフリツプフロツプの出力により該フリツプフ
ロツプの動作を決定しかつ、フリツプフロツプの
クロツク入力を第一段のフリツプフロツプとそれ
以降のフリツプフロツプの変化が反対位相にて動
作するように構成すると共に、直前のフリツプフ
ロツプのQ出力とそれ以前の全フリツプフロツプ
のQ出力を同一のゲート回路を通じて対象とする
フリツプフロツプのJ及びK入力端子に接続しト
グルタイプフリツプフロツプにするかフリツプフ
ロツプの内容を不変にするかを決定するように構
成した計数回路である。
図中、11〜14はJ/Kフリツプフロツプ回
路であり、第1のJ/Kフリツプフロツプ回路1
1のQ出力端は次段の第2のJ/Kフリツプフロ
ツプ回路12のJおよびK端子にそれぞれ接続さ
れる。又第1のJ/Kフリツプフロツプ回路11
のQ出力端は2入力AND回路の一方の入力端に
接続されている。
路であり、第1のJ/Kフリツプフロツプ回路1
1のQ出力端は次段の第2のJ/Kフリツプフロ
ツプ回路12のJおよびK端子にそれぞれ接続さ
れる。又第1のJ/Kフリツプフロツプ回路11
のQ出力端は2入力AND回路の一方の入力端に
接続されている。
上記第2のJ/Kフリツプフロツプ回路12の
Q出力端は上記2入力AND回路15の他方の入
力端に接続され、その2入力AND回路15の出
力端は次段の第3のJ/Kフリツプフロツプ回路
13のJおよびK端子に接続されている。また、
上記第2のJ/Kフリツプフロツプ回路12のQ
出力端は上記第1のJ/Kフリツプフロツプ回路
11のQ出力端が接続された3入力AND回路1
6の残余の一方の入力端に接続されている。上記
第3のJ/Kフリツプフロツプ回路13のQ出力
端は上記3入力AND回路16の残余の他の入力
端に接続され、上記3入力AND回路16の出力
端は次段の第4のJ/Kフリツプフロツプ回路1
4のJおよびK端子にそれぞれ接続されている。
また、上記第2〜第4のJ/Kフリツプフロツプ
回路12〜14のT端子にはカウント入力端子に
加えられるクロツクが、上記第1〜第4のJ/K
フリツプフロツプ回路11〜14のR端子にはリ
セツト端子に加えられるリセツト信号がそれぞれ
加えられており、上記第1のJ/Kフリツプフロ
ツプ回路11のT端子にはインバータ17を介し
てクロツクが加えられるようになつている。ま
た、出力端A〜Dのそれぞれは上記第1〜第4の
J/Kフリツプフロツプ回路11〜14のQ出力
端に接続されている。また、上記第1のJ/Kフ
リツプフロツプ回路11のJおよびK端子は常に
Hの状態に保持されるようになつている。
Q出力端は上記2入力AND回路15の他方の入
力端に接続され、その2入力AND回路15の出
力端は次段の第3のJ/Kフリツプフロツプ回路
13のJおよびK端子に接続されている。また、
上記第2のJ/Kフリツプフロツプ回路12のQ
出力端は上記第1のJ/Kフリツプフロツプ回路
11のQ出力端が接続された3入力AND回路1
6の残余の一方の入力端に接続されている。上記
第3のJ/Kフリツプフロツプ回路13のQ出力
端は上記3入力AND回路16の残余の他の入力
端に接続され、上記3入力AND回路16の出力
端は次段の第4のJ/Kフリツプフロツプ回路1
4のJおよびK端子にそれぞれ接続されている。
また、上記第2〜第4のJ/Kフリツプフロツプ
回路12〜14のT端子にはカウント入力端子に
加えられるクロツクが、上記第1〜第4のJ/K
フリツプフロツプ回路11〜14のR端子にはリ
セツト端子に加えられるリセツト信号がそれぞれ
加えられており、上記第1のJ/Kフリツプフロ
ツプ回路11のT端子にはインバータ17を介し
てクロツクが加えられるようになつている。ま
た、出力端A〜Dのそれぞれは上記第1〜第4の
J/Kフリツプフロツプ回路11〜14のQ出力
端に接続されている。また、上記第1のJ/Kフ
リツプフロツプ回路11のJおよびK端子は常に
Hの状態に保持されるようになつている。
この構成において、例えば第3のフリツプフロ
ツプ13のJ及びK入力端子の入力信号に着目す
ると、直前の第2のフリツプフロツプ12のQ出
力と、それ以前の全フリツプフロツプである第1
のフリツプフロツプ11のQ出力をAND回路1
5を通じて入力されている。又第4のフリツプフ
ロツプ14のJ及びK入力端子の入力信号に着目
すると、直前の第3のフリツプフロツプ13のQ
出力と、それ以前の全フリツプフロツプである第
1のフリツプフロツプ11と第2のフリツプフロ
ツプ12のQ出力をAND回路16を通じて入力
されていることがわかる。
ツプ13のJ及びK入力端子の入力信号に着目す
ると、直前の第2のフリツプフロツプ12のQ出
力と、それ以前の全フリツプフロツプである第1
のフリツプフロツプ11のQ出力をAND回路1
5を通じて入力されている。又第4のフリツプフ
ロツプ14のJ及びK入力端子の入力信号に着目
すると、直前の第3のフリツプフロツプ13のQ
出力と、それ以前の全フリツプフロツプである第
1のフリツプフロツプ11と第2のフリツプフロ
ツプ12のQ出力をAND回路16を通じて入力
されていることがわかる。
このような構成の計数回路では、第6図のグレ
イコード関数表に示す通りのカウント状態にあ
る。つまり、この関数表によれば、パルスが1ケ
入つてきた場合にその前と比較して内部状態が1
つしか変化しないようになつており、ひげが生ず
るようなことがない。ひげが生ずる原因は第4図
に示す通り変化点にてフリツプフロツプ出力の変
化が2ケ以上同時に起り、かつその出力に遅延が
生ずるからである。
イコード関数表に示す通りのカウント状態にあ
る。つまり、この関数表によれば、パルスが1ケ
入つてきた場合にその前と比較して内部状態が1
つしか変化しないようになつており、ひげが生ず
るようなことがない。ひげが生ずる原因は第4図
に示す通り変化点にてフリツプフロツプ出力の変
化が2ケ以上同時に起り、かつその出力に遅延が
生ずるからである。
第6図のグレイコードカウンタを達成するため
には、ある段のフリツプフロツプに注目した場
合、直前のフリツプフロツプのQ出力とそれより
以前の全フリツプフロツプのQ出力のANDを
J/KフリツプフロツプのJ及びK端子に入れ
る。通常のJ/Kフリツプフロツプの真理値表を
第7図に示すがこの場合は、第5図に示すように
すべてのJ/Kフリツプフロツプは、J及びK端
子が接続されておりT端子の立ち下がりのクロツ
クでフリツプフロツプのQ出力が不変かトグルに
動作する。第5図及び第7図よりわかる様にその
場合、最初段は立ち上がりのエツジで変化するト
グルタイプのフリツプフロツプを使用し、それ以
降は立ちさがりのエツジで変化するJ/Kフリツ
プフロツプを使う。
には、ある段のフリツプフロツプに注目した場
合、直前のフリツプフロツプのQ出力とそれより
以前の全フリツプフロツプのQ出力のANDを
J/KフリツプフロツプのJ及びK端子に入れ
る。通常のJ/Kフリツプフロツプの真理値表を
第7図に示すがこの場合は、第5図に示すように
すべてのJ/Kフリツプフロツプは、J及びK端
子が接続されておりT端子の立ち下がりのクロツ
クでフリツプフロツプのQ出力が不変かトグルに
動作する。第5図及び第7図よりわかる様にその
場合、最初段は立ち上がりのエツジで変化するト
グルタイプのフリツプフロツプを使用し、それ以
降は立ちさがりのエツジで変化するJ/Kフリツ
プフロツプを使う。
第8図に、本発明の計数回路の一実施例を示す
第5図のタイミングダイアグラムを示す。この図
からわかるように、第5図のような構成で計数回
路を構成するとカウント入力信号によつて、各フ
リツプフロツプは変化するが、その前の入力と比
較して各フリツプフロツプの状態は1つしか変化
しない。従つて第4図で示すようなひげが発生す
ることがないことがわかる。これを第1図に示す
従来の計数回路のブロツク図の計算回路1と置き
換えれば、プリセツト端子3−1〜3−4に加え
られるプリセツト信号にて示される数値までの時
間をカウント入力に加えられる周期の一定なクロ
ツクにより一致回路2のAND回路2−5から知
ることができ、ひげによる誤動作をすることがな
い。但し、第8図に示すようにカウント数が15を
越えるとdownカウンタに自動的に変わつてしま
うので、時間測定に必要とされる、カウント数を
確保できるフリツプフロツプの段数を決定する必
要がある。
第5図のタイミングダイアグラムを示す。この図
からわかるように、第5図のような構成で計数回
路を構成するとカウント入力信号によつて、各フ
リツプフロツプは変化するが、その前の入力と比
較して各フリツプフロツプの状態は1つしか変化
しない。従つて第4図で示すようなひげが発生す
ることがないことがわかる。これを第1図に示す
従来の計数回路のブロツク図の計算回路1と置き
換えれば、プリセツト端子3−1〜3−4に加え
られるプリセツト信号にて示される数値までの時
間をカウント入力に加えられる周期の一定なクロ
ツクにより一致回路2のAND回路2−5から知
ることができ、ひげによる誤動作をすることがな
い。但し、第8図に示すようにカウント数が15を
越えるとdownカウンタに自動的に変わつてしま
うので、時間測定に必要とされる、カウント数を
確保できるフリツプフロツプの段数を決定する必
要がある。
第9図に本発明の第2の実施例を示す。この計
数回路は、第5図の計数回路において、カウント
数が15を越えるとdownカウンタに自動的に変わ
つてしまうことを利用したup/downカウンタの
具体例を示す。第11図に第9図のup/downカ
ウンタのタイミングダイヤグラムを示す。
数回路は、第5図の計数回路において、カウント
数が15を越えるとdownカウンタに自動的に変わ
つてしまうことを利用したup/downカウンタの
具体例を示す。第11図に第9図のup/downカ
ウンタのタイミングダイヤグラムを示す。
第9図のup/downカウンタがupモードとして
動作している時U/D切換信号とDA信号により
クロツクの位相を強制的に反転させると同時に、
フリツプフロツプ11,12,13,14のJ及
びK端子の入力AND17,18,19,20回
路のゲートを閉じることにより、各フリツプフロ
ツプの変化をしないように設定すると、downモ
ードとしてこのカウンタが動作することがわか
る。これは、カウント入力とクロツク入力の位相
を強制的に変化させたことにより起こる効果であ
る。
動作している時U/D切換信号とDA信号により
クロツクの位相を強制的に反転させると同時に、
フリツプフロツプ11,12,13,14のJ及
びK端子の入力AND17,18,19,20回
路のゲートを閉じることにより、各フリツプフロ
ツプの変化をしないように設定すると、downモ
ードとしてこのカウンタが動作することがわか
る。これは、カウント入力とクロツク入力の位相
を強制的に変化させたことにより起こる効果であ
る。
以上のように本発明によれば、少ない回路構成
でひげの発生しない計数回路を構成することがで
きると同時にup/downカウンタも容易に構成す
ることができる。
でひげの発生しない計数回路を構成することがで
きると同時にup/downカウンタも容易に構成す
ることができる。
第1図は従来の計数回路のブロツク図、第2図
はその1つの動作例を説明するためのブロツク
図、第3図、第4図はその動作波形図、第5図は
本発明の計数回路の一実施例を示すブロツク図、
第6図、第7図はその動作説明図、第8図はその
動作波形図、第9図は本発明の計数回路の他の実
施例を示すブロツク図、第10図はその動作波形
図である。 11〜14……フリツプフロツプ回路、15,
16……AND回路、17……インバータ。
はその1つの動作例を説明するためのブロツク
図、第3図、第4図はその動作波形図、第5図は
本発明の計数回路の一実施例を示すブロツク図、
第6図、第7図はその動作説明図、第8図はその
動作波形図、第9図は本発明の計数回路の他の実
施例を示すブロツク図、第10図はその動作波形
図である。 11〜14……フリツプフロツプ回路、15,
16……AND回路、17……インバータ。
Claims (1)
- 1 少なくとも2ケ以上のフリツプフロツプを使
用し第一段を除くある対象とするフリツプフロツ
プに対しそれ以前に位置するフリツプフロツプの
出力により該フリツプフロツプの動作を決定しか
つ、フリツプフロツプのクロツク入力を第一段の
フリツプフロツプとそれ以降のフリツプフロツプ
の変化が反対位相にて動作するように構成すると
共に直前のフリツプフロツプのQ出力とそれ以前
の全フリツプフロツプのQ出力を同一のゲート回
路を通じて対象とするフリツプフロツプのJ及び
K入力端子に接続し、トグルタイプフリツプフロ
ツプにするかフリツプフロツプの内容を不変にす
るかを決定するように構成したことを特徴とする
計数回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7511480A JPS56169939A (en) | 1980-06-03 | 1980-06-03 | Counting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7511480A JPS56169939A (en) | 1980-06-03 | 1980-06-03 | Counting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56169939A JPS56169939A (en) | 1981-12-26 |
JPH0221177B2 true JPH0221177B2 (ja) | 1990-05-14 |
Family
ID=13566823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7511480A Granted JPS56169939A (en) | 1980-06-03 | 1980-06-03 | Counting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56169939A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2564812B2 (ja) * | 1987-01-21 | 1996-12-18 | 日本電気株式会社 | 計数回路 |
JP5243352B2 (ja) * | 2009-06-17 | 2013-07-24 | シャープ株式会社 | Ad変換装置、固体撮像装置および電子情報機器 |
-
1980
- 1980-06-03 JP JP7511480A patent/JPS56169939A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56169939A (en) | 1981-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0220173B2 (ja) | ||
US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
US5327019A (en) | Double edge single data flip-flop circuitry | |
JPH0795013A (ja) | エッジトリガ型フリップフロップ | |
US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
JPH0221177B2 (ja) | ||
JPH0365053B2 (ja) | ||
KR100291126B1 (ko) | 복수개의서브-회로및클럭신호재생회로를구비하는회로장치 | |
EP0366582B1 (en) | High speed digital counter | |
US3986128A (en) | Phase selective device | |
US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
KR900000087B1 (ko) | 병렬 동기 운전장치 | |
JPH0352041Y2 (ja) | ||
JP2923175B2 (ja) | クロック発生回路 | |
JP2643470B2 (ja) | 同期カウンタ | |
JP2984429B2 (ja) | 半導体集積回路 | |
JPH0683066B2 (ja) | カウンタ回路 | |
SU530466A1 (ru) | Реверсивный счетчик импульсов | |
JP3015454B2 (ja) | 同期式カウンタ | |
SU746912A1 (ru) | Цифровой дифференциальный врем - импульсный модул тор | |
SU368594A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЛОГИЧЕСКИХ | |
SU1504651A1 (ru) | Устройство дл сдвига | |
JP2638337B2 (ja) | エラーカウンタ回路 | |
JPS63117514A (ja) | クロツク信号切換回路 | |
JPH0331007B2 (ja) |