JPH02211637A - Manufacture of thin film transistor - Google Patents
Manufacture of thin film transistorInfo
- Publication number
- JPH02211637A JPH02211637A JP3113489A JP3113489A JPH02211637A JP H02211637 A JPH02211637 A JP H02211637A JP 3113489 A JP3113489 A JP 3113489A JP 3113489 A JP3113489 A JP 3113489A JP H02211637 A JPH02211637 A JP H02211637A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- amorphous silicon
- polycrystalline silicon
- temperature
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 29
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 16
- 239000011521 glass Substances 0.000 abstract description 34
- 239000007789 gas Substances 0.000 abstract description 18
- 239000013078 crystal Substances 0.000 abstract description 11
- 238000000137 annealing Methods 0.000 abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 7
- 239000001257 hydrogen Substances 0.000 abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 3
- 230000005685 electric field effect Effects 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000511976 Hoya Species 0.000 description 1
- 229910003816 SiH2F2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- MGNHOGAVECORPT-UHFFFAOYSA-N difluorosilicon Chemical compound F[Si]F MGNHOGAVECORPT-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は活性領域となる半導体膜が多結晶シリコンか
らなり、アクティブマトリクス型平面デイスプレィパネ
ル等に使用される薄膜トランジスタを製造する方法に関
するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for manufacturing a thin film transistor whose semiconductor film serving as an active region is made of polycrystalline silicon and which is used in active matrix type flat display panels and the like. be.
第４図は薄膜トランジスタを示す断面図である。 FIG. 4 is a sectional view showing a thin film transistor.
図において、１はガラス基板、２は多結晶シリコン膜か
らなる半導体膜、３はソース領域、４はトレイン領域、
５はゲート絶縁膜、６はゲート電極。In the figure, 1 is a glass substrate, 2 is a semiconductor film made of polycrystalline silicon film, 3 is a source region, 4 is a train region,
5 is a gate insulating film, and 6 is a gate electrode.
７は層間絶縁膜、８はソース電極、９はドレイン電極で
ある。7 is an interlayer insulating film, 8 is a source electrode, and 9 is a drain electrode.
このような半導体膜２が多結晶シリコン膜からなる薄膜
トランジスタをアクティブマトリクス型平面デイスプレ
ィパネルに使用したときには、マトリクス用薄膜トラン
ジスタとマトリクス邸動周辺回路とを一体成形すること
ができる。When such a thin film transistor in which the semiconductor film 2 is a polycrystalline silicon film is used in an active matrix flat display panel, the matrix thin film transistor and the matrix operating peripheral circuit can be integrally formed.
つぎに、従来の薄膜トランジスタの製造方法について説
明する。まず、ガラス基板１上に減圧ＣＶＤ法により多
結晶シリコン膜を設け、多結晶シリコン膜を加工して、
半導体膜２を形成する。つぎに、常圧ＣＶＤ法によりゲ
ート絶縁膜５として使用するＳ ｉ Ｏ２膜を設けたの
ち、減圧ＣＶＤ法により多結晶シリコン膜を設け、多結
晶シリコン膜を加工して、ゲート電極６を形成する。つ
ぎに、ゲート電極６をマスクとして不純物を注入したの
ち、この不純物をアニールにより活性化して、ソ−ス領
域３、ドレイン領域４を形成する。つぎに、常圧ＣＶＤ
法によりリンガラスからなる眉間絶縁膜７を形成する。Next, a conventional method for manufacturing a thin film transistor will be described. First, a polycrystalline silicon film is provided on a glass substrate 1 by a low pressure CVD method, and the polycrystalline silicon film is processed.
A semiconductor film 2 is formed. Next, a SiO2 film to be used as the gate insulating film 5 is provided by the normal pressure CVD method, and then a polycrystalline silicon film is provided by the low pressure CVD method, and the polycrystalline silicon film is processed to form the gate electrode 6. . Next, impurities are implanted using the gate electrode 6 as a mask, and then the impurities are activated by annealing to form a source region 3 and a drain region 4. Next, atmospheric pressure CVD
A glabellar insulating film 7 made of phosphorus glass is formed by the method.
つぎに、層間Ｍ縁膜７、Ｓ ｉ Ｏ２膜にコンタクトホ
ールを開口したのち、アルミニウム膜を設け、アルミニ
ウム膜を加工して、ソース電極８、ドレイン電極９を形
成する。Next, after contact holes are opened in the interlayer M edge film 7 and the SiO2 film, an aluminum film is provided, and the aluminum film is processed to form a source electrode 8 and a drain electrode 9.
つぎに、水素を含むガス中で温度が４００℃程度の熱処
理を行なう。Next, heat treatment is performed at a temperature of about 400° C. in a gas containing hydrogen.
しかし、このような薄膜トランジスタの製造方法におい
ては、減圧ＣＶＤ法により多結晶シリコン膜を設け、多
結晶シリコン膜を加工して、半導体膜２を形成している
から、半導体膜２の多結晶シリコン膜の結晶粒径が５０
ｎｍ以下であるので、薄膜トランジスタの電界効果移動
度は１０ａ＃／Ｖｓ以下であり、動作速度が低速である
。However, in the manufacturing method of such a thin film transistor, a polycrystalline silicon film is provided by low pressure CVD method and the polycrystalline silicon film is processed to form the semiconductor film 2. Therefore, the polycrystalline silicon film of the semiconductor film 2 is The crystal grain size is 50
nm or less, the field effect mobility of the thin film transistor is less than 10a#/Vs, and the operation speed is low.
この発明は上述の課題を解決するためになされたもので
、動作速度が高速である薄膜トランジスタを製造する方
法を提供することを目的とする。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a thin film transistor that operates at high speed.
この目的を達成するため、この発明においては、活性領
域となる半導体膜が多結晶シリコン膜からなる薄膜トラ
ンジスタを製造する方法において、プラズマＣＶＤ法に
より２００℃以下の基板温度でアモルファスシリコン膜
を設け、上記アモルファスシリコン膜をアニールするこ
とにより、上記アモルファスシリコン膜を多結晶シリコ
ン膜として上記半導体膜を形成する。In order to achieve this object, in the present invention, in a method for manufacturing a thin film transistor in which a semiconductor film serving as an active region is a polycrystalline silicon film, an amorphous silicon film is provided at a substrate temperature of 200°C or less by plasma CVD method, and the above-mentioned By annealing the amorphous silicon film, the semiconductor film is formed by converting the amorphous silicon film into a polycrystalline silicon film.
この薄膜トランジスタの製造方法においては、プラズマ
ＣＶＤ法により ２００℃以下の基板温度でアモルファ
スシリコン膜を設け、アモルファスシリコン膜をアニー
ルすることにより、アモルファスシリコン膜を多結晶シ
リコン膜として半導体膜を形成するから、半導体膜の多
結晶シリコン膜の結晶粒径が大きくなるので、薄膜トラ
ンジスタの電界効果移動度が大きくなる。In this method of manufacturing a thin film transistor, an amorphous silicon film is provided at a substrate temperature of 200° C. or less using a plasma CVD method, and the amorphous silicon film is annealed to form a semiconductor film using the amorphous silicon film as a polycrystalline silicon film. As the crystal grain size of the polycrystalline silicon film of the semiconductor film increases, the field effect mobility of the thin film transistor increases.
第１図はこの発明に係る薄膜トランジスタの製造方法を
実施するために使用するプラズマＣＶＤ装置を示す概略
図である。図において、１１はチャンバ、１２はチャン
バ１１に設けられた排気管で、排気管１２は真空ポンプ
（図示せず）に接続されている。１３はチャンバ１１に
設けられたガス導入管で、ガス導入管１３はガス供給装
置（図示せず）に接続されている。１４はチャンバ１１
内に設けられた上部電極、１５は上部電極１４に接続さ
れた高周波電源、１６はチャンバ１１内に設けられた基
板ホルダ、１７は基板ホルダ１６内に設けられたヒータ
である。FIG. 1 is a schematic diagram showing a plasma CVD apparatus used to carry out the method of manufacturing a thin film transistor according to the present invention. In the figure, 11 is a chamber, 12 is an exhaust pipe provided in the chamber 11, and the exhaust pipe 12 is connected to a vacuum pump (not shown). 13 is a gas introduction pipe provided in the chamber 11, and the gas introduction pipe 13 is connected to a gas supply device (not shown). 14 is the chamber 11
15 is a high frequency power supply connected to the upper electrode 14; 16 is a substrate holder provided in the chamber 11; and 17 is a heater provided in the substrate holder 16.
つぎに、この発明に係る薄膜トランジスタの製造方法を
説明する。まず、第１図に示すプラズマＣＶＤ装置の基
板ホルダ１６上にＨＯＹＡ製ＮＡ−４０ガラス（商品名
）からなるガラス基板１を載置したのち、真空ポンプに
よりチャンバ１１内をＩ Ｘ １Ｏ−６Ｔｏｒｒまで排
気するとともに、ヒータ１７によりガラス基板１の温度
を２００℃以下に設定する。つぎに、ガス供給装置から
１０％に水素稀釈したＳｉＨ４ガスをチャンバ１１内に
導入することにより、チャンバ１１内の圧力をＩ Ｔｏ
ｒｒとする。つぎに、高周波電源１５により上部電極１
４に１００Ｗの高周波パワーを印加することにより、ガ
ラス基板１の表面に膜厚が１５０ｎｍのアモルファスシ
リコン膜を設ける。つぎに、アモルファスシリコン膜を
温度６００℃の窒素雰囲気中で４８時間アニールするこ
とにより、アモルファスシリコン膜を多結晶シリコン膜
とする。つぎに、常圧ＣＶＤ法によりゲート絶縁膜５と
して使用する膜厚が１１００ｎのＳｉＯ２膜を設けたの
ち、減圧ＣＶ Ｉ）法により膜厚が３５０ｎｍの多結晶
シリコン膜を設け、多結晶シリコン膜を、加工して、ゲ
ート電極６を形成する。つぎに、ゲート電極６をマスク
としてリンイオンを注入したのち、リンイオンをアニー
ルにより活性化して、ソース領域３、ドレイン領域４を
形成する。つぎに、常圧ＣＶＤ法によりリンガラスから
なる眉間絶縁膜７を形成する。つぎに、層間絶縁膜７．
５ｉＯ８膜にコンタクトホールを開口したのち、アルミ
ニウム膜を設け、アルミニウム膜を加工して、ソース電
極８、ドレイン電極９を形成する。つぎに、水素を含む
窒素ガス雰囲気中で温度が４００℃程度の熱処理を行な
う。Next, a method for manufacturing a thin film transistor according to the present invention will be explained. First, a glass substrate 1 made of HOYA NA-40 glass (product name) is placed on the substrate holder 16 of the plasma CVD apparatus shown in FIG. While exhausting the air, the temperature of the glass substrate 1 is set to 200° C. or lower using the heater 17. Next, by introducing SiH4 gas diluted with hydrogen to 10% from the gas supply device into the chamber 11, the pressure inside the chamber 11 is reduced to I To
Let it be rr. Next, the upper electrode 1 is
By applying a high frequency power of 100 W to 4, an amorphous silicon film having a thickness of 150 nm is provided on the surface of the glass substrate 1. Next, the amorphous silicon film is made into a polycrystalline silicon film by annealing the amorphous silicon film in a nitrogen atmosphere at a temperature of 600° C. for 48 hours. Next, after forming a SiO2 film with a thickness of 1100 nm to be used as the gate insulating film 5 by atmospheric pressure CVD method, a polycrystalline silicon film with a thickness of 350 nm is formed by low pressure CVD method. , to form the gate electrode 6. Next, phosphorus ions are implanted using the gate electrode 6 as a mask, and then the phosphorus ions are activated by annealing to form a source region 3 and a drain region 4. Next, the glabellar insulating film 7 made of phosphorus glass is formed by atmospheric pressure CVD. Next, the interlayer insulating film 7.
After contact holes are opened in the 5iO8 film, an aluminum film is provided, and the aluminum film is processed to form a source electrode 8 and a drain electrode 9. Next, heat treatment is performed at a temperature of about 400° C. in a nitrogen gas atmosphere containing hydrogen.
ここで、第１図に示したプラズマＣＶＤ装置によりガラ
ス基板１上にアモルファスシリコン膜を設けた場合の、
アモルファスシリコン膜のシリコンの未結合手であるダ
ングリングボンド数はプラズマＣＶＤ装置中のガラス基
板１の温度の低下とともに増加し、プラズマＣＶＤ装置
中のガラス基板１の温度が２００°Ｃのときにはダング
リングボンド数が１０１６ａｎ−”であり、プラズマＣ
ＶＤ装置中のガラス基板１の温度が１５０°Ｃのときに
はダングリングボンド数が１０１７ａｎ−３であり、プ
ラズマＣＶＤ装置中のガラス基板１の温度が５０℃のと
きにはダングリングボンド数が１０”ａｎ−３であった
。Here, when an amorphous silicon film is provided on the glass substrate 1 using the plasma CVD apparatus shown in FIG.
The number of dangling bonds, which are dangling bonds of silicon in the amorphous silicon film, increases as the temperature of the glass substrate 1 in the plasma CVD device decreases, and when the temperature of the glass substrate 1 in the plasma CVD device is 200°C, dangling bonds occur. The bond number is 1016an-'', and the plasma C
When the temperature of the glass substrate 1 in the VD apparatus is 150°C, the number of dangling bonds is 1017an-3, and when the temperature of the glass substrate 1 in the plasma CVD apparatus is 50°C, the number of dangling bonds is 10"an-3. It was 3.
また、第２図は第１図に示したプラズマＣＶＤ装置によ
りガラス基板１上にアモルファスシリコン膜を設け、ア
モルファスシリコン膜を温度６００℃の窒素雰囲気中で
４８時間アニールすることにより、アモルファスシリコ
ン膜を多結晶シリコン膜とした場合の、プラズマＣＶＤ
装置中のガラス基板１の温度と多結晶シリコン膜の結晶
粒径との関係を示すグラフで、多結晶シリコン膜の結晶
粒径は電子回折像から調べた結果である。このグラフか
ら明らかなように、プラズマＣＶＤ装置中のガラス基板
１の温度が低いほど多結晶シリコン膜の結晶粒径が小さ
くなっており、プラズマＣＶＤ装置中のガラス基板１の
温度が２００℃のときには、多結晶シリコン膜の結晶粒
径が約７００ｎｍであり、従来の製造方法で製造した薄
膜トランジスタの半導体層の多結晶シリコン膜の結晶粒
径の約１４倍以上である。In addition, FIG. 2 shows an amorphous silicon film formed on a glass substrate 1 using the plasma CVD apparatus shown in FIG. Plasma CVD for polycrystalline silicon film
This is a graph showing the relationship between the temperature of the glass substrate 1 in the device and the crystal grain size of the polycrystalline silicon film, and the crystal grain size of the polycrystalline silicon film is the result of investigation from an electron diffraction image. As is clear from this graph, the lower the temperature of the glass substrate 1 in the plasma CVD apparatus, the smaller the crystal grain size of the polycrystalline silicon film, and when the temperature of the glass substrate 1 in the plasma CVD apparatus is 200 ° C. The crystal grain size of the polycrystalline silicon film is about 700 nm, which is about 14 times or more the crystal grain size of the polycrystalline silicon film of the semiconductor layer of the thin film transistor manufactured by the conventional manufacturing method.
さらに、第３図は上述の方法により薄膜トランジスタを
製造した場合の、プラズマＣＶＤ装置中のガラス基板１
の温度と薄膜トランジスタの電界効果移動度との関係を
示すグラフである。このグラフから明らかなように、プ
ラズマＣＶＤ装置中のガラス基板１の温度が低いほど薄
膜トランジスタの電界効果移動度が増加し、プラズマＣ
ＶＤ装置中のガラス基板１の温度が２００℃のときには
、薄膜トランジスタの電界効果移動度が約２０ａ＃／Ｖ
ｓであり、従来の製造方法で製造した薄膜トランジスタ
の電界効果移動度の約２倍以上である。Furthermore, FIG. 3 shows a glass substrate 1 in a plasma CVD apparatus when a thin film transistor is manufactured by the above-mentioned method.
2 is a graph showing the relationship between temperature and field effect mobility of a thin film transistor. As is clear from this graph, the field effect mobility of the thin film transistor increases as the temperature of the glass substrate 1 in the plasma CVD apparatus decreases, and the plasma CVD
When the temperature of the glass substrate 1 in the VD device is 200°C, the field effect mobility of the thin film transistor is approximately 20a#/V.
s, which is about twice or more the field effect mobility of a thin film transistor manufactured by a conventional manufacturing method.
このように、この薄膜トランジスタの製造方法において
は、プラズマＣＶＤ法によりガラス基板１の温度を２０
０℃以下としてアモルファスシリコン膜を設け、アモル
ファスシリコン膜をアニールすることにより、アモルフ
ァスシリコン膜を多結晶シリコン膜として半導体膜２を
形成するから、半導体膜２の多結晶シリコンの結晶粒径
が従来の製造方法で製造した薄膜トランジスタの半導体
層の多結晶シリコン膜の結晶粒径の約１４倍以上であり
、薄膜トランジスタの電界効果移動度が従来の製造方法
で製造した薄膜トランジスタの電界効果移動度の約２倍
以上であるため、薄膜トランジスタの動作速度が高速で
ある。このため、薄膜トランジスタをマトリクス駆動周
辺回路用の薄膜トランジスタに適用することができる。In this way, in this thin film transistor manufacturing method, the temperature of the glass substrate 1 is raised to 20°C by plasma CVD.
By providing an amorphous silicon film at a temperature of 0°C or lower and annealing the amorphous silicon film, the semiconductor film 2 is formed by converting the amorphous silicon film into a polycrystalline silicon film. The crystal grain size of the polycrystalline silicon film of the semiconductor layer of the thin film transistor manufactured by the manufacturing method is approximately 14 times or more, and the field effect mobility of the thin film transistor is approximately twice that of the thin film transistor manufactured by the conventional manufacturing method. Because of the above, the operation speed of the thin film transistor is high. Therefore, the thin film transistor can be applied to a thin film transistor for a matrix drive peripheral circuit.
また、従来の製造方法で薄膜トランジスタを製造したと
きには、減圧ＣＶＤ法で多結晶シリコン膜を形成してい
るため、ガラス基板１の温度を６２０℃以上とする必要
があるため、ガラス基板１として低価格なものを用いた
ときには、ガラス基板１が変形するから、ガラス基板１
として高価格なものを用いる必要があるが、この薄膜１
〜ランジスタの製造方法においては、ガラス基板１の温
度を２００℃以下に設定してアモルファスシリコン膜を
設け、アモルファスシリコン膜を温度６００℃でアニー
ルしているから、ガラス基板１として低価格なものを用
いたとしても、ガラス基板１が変形することはないので
、ガラス基板１として低価格なものを用いることができ
る。In addition, when thin film transistors are manufactured using conventional manufacturing methods, the polycrystalline silicon film is formed by low pressure CVD, so the temperature of the glass substrate 1 needs to be 620°C or higher, which makes the glass substrate 1 inexpensive. When a glass substrate 1 is used, the glass substrate 1 is deformed.
However, this thin film 1
~In the method for manufacturing transistors, the temperature of the glass substrate 1 is set to 200°C or less, an amorphous silicon film is provided, and the amorphous silicon film is annealed at a temperature of 600°C, so a low-cost glass substrate 1 can be used. Even if it is used, the glass substrate 1 will not be deformed, so a low-cost glass substrate 1 can be used.
なお、上述実施例においては、１０％に水素稀釈したＳ
Ｉ Ｈ４ガスをチャンバ１１内に導入したが、稀釈し
ないＳｉＨ４ガス、５ｉ２Ｈ，ガス、Ｓｉ、Ｈ，ガス、
ＳｉＨ２Ｆ２ガス、５ｉ２Ｆ、ガス、水素稀釈したＳ
ｉＦ ４ガスなどのフッ素化シリコンガス、５ｉＣ１，
ガスなどの塩素化シリコンガス、これらの混合ガス等を
チャンバ１１内に導入してもよい。また、上述実施例に
おいては、アモルファスシリコン膜を温度６００℃でア
ニールしたが、８００℃以下でアニールしてもよい。た
だし、アニール温度が低ければ低いほど多結晶化に長時
間を要し、一方アニール温度が高ければ高いほど多結晶
シリコン膜の結晶粒径が小さくなるので、工業的には５
６０〜６５０℃の温度でアニールするのが望ましい。In the above example, S diluted with hydrogen to 10%
I H4 gas was introduced into the chamber 11, but SiH4 gas, 5i2H, gas, Si, H, gas, which was not diluted,
SiH2F2 gas, 5i2F, gas, hydrogen diluted S
Fluorinated silicon gas such as iF4 gas, 5iC1,
A chlorinated silicon gas such as a gas, a mixed gas thereof, or the like may be introduced into the chamber 11. Further, in the above embodiment, the amorphous silicon film was annealed at a temperature of 600°C, but it may be annealed at a temperature of 800°C or lower. However, the lower the annealing temperature, the longer it takes for polycrystalization, and the higher the annealing temperature, the smaller the crystal grain size of the polycrystalline silicon film.
It is desirable to anneal at a temperature of 60 to 650°C.
以上説明したように、この発明に係る薄膜トランジスタ
の製造方法においては、プラズマＣＶＤ法により２００
℃以下の基板温度でアモルファスシリコン膜を設け、ア
モルファスシリコン膜をアニールすることにより、アモ
ルファスシリコン膜を多結晶シリコン膜として半導体膜
を形成するから、半導体膜の多結晶シリコンの結晶粒径
が大きくなるので、薄膜トランジスタの電界効果移動度
が大きくなるため、薄膜トランジスタの動作速度が高速
となる。このように、この発明の効果は顕著である。As explained above, in the method for manufacturing a thin film transistor according to the present invention, 200
By providing an amorphous silicon film at a substrate temperature below °C and annealing the amorphous silicon film, a semiconductor film is formed from the amorphous silicon film to a polycrystalline silicon film, so the crystal grain size of the polycrystalline silicon in the semiconductor film increases. Therefore, the field effect mobility of the thin film transistor increases, and the operation speed of the thin film transistor increases. As described above, the effects of this invention are remarkable.
第１図はこの発明に係る薄膜トランジスタの製造方法を
実施するために使用するプラズマＣＶＤ装置を示す概略
図、第２図はプラズマＣＶＤ装置中のガラス基板の温度
と多結晶シリコン膜の結晶粒径との関係を示すグラフ、
第３図はプラズマＣＶＤ装置中のガラス基板の温度と薄
膜トランジスタの電界効果移動度との関係を示すグラフ
、第４図は薄膜トランジスタを示す断面図である。
１ ・ガラス基板
２・・半導体膜
特許出願人 日本電信電話株式会社
代理人 弁理士 中 村 純之助FIG. 1 is a schematic diagram showing a plasma CVD apparatus used to carry out the method for manufacturing a thin film transistor according to the present invention, and FIG. A graph showing the relationship between
FIG. 3 is a graph showing the relationship between the temperature of a glass substrate in a plasma CVD apparatus and the field effect mobility of a thin film transistor, and FIG. 4 is a cross-sectional view showing the thin film transistor. 1.Glass substrate 2..Semiconductor film patent applicant Junnosuke Nakamura, agent of Nippon Telegraph and Telephone Corporation, patent attorney
Claims (1)
る薄膜トランジスタを製造する方法において、プラズマ
ＣＶＤ法により２００℃以下の基板温度でアモルファス
シリコン膜を設け、上記アモルファスシリコン膜をアニ
ールすることにより、上記アモルファスシリコン膜を多
結晶シリコン膜として上記半導体膜を形成することを特
徴とする薄膜トランジスタの製造方法。1. In a method for manufacturing a thin film transistor in which a semiconductor film serving as an active region is made of a polycrystalline silicon film, an amorphous silicon film is provided at a substrate temperature of 200° C. or less by plasma CVD method, and the amorphous silicon film is annealed. A method for manufacturing a thin film transistor, characterized in that the semiconductor film is formed by using an amorphous silicon film as a polycrystalline silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3113489A JPH02211637A (en) | 1989-02-13 | 1989-02-13 | Manufacture of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3113489A JPH02211637A (en) | 1989-02-13 | 1989-02-13 | Manufacture of thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02211637A true JPH02211637A (en) | 1990-08-22 |
Family
ID=12322962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3113489A Pending JPH02211637A (en) | 1989-02-13 | 1989-02-13 | Manufacture of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02211637A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6607947B1 (en) * | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
-
1989
- 1989-02-13 JP JP3113489A patent/JPH02211637A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6607947B1 (en) * | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1351760A (en) | Manufacture of dielectric film | |
| JPH03280435A (en) | Manufacture of thin film semiconductor device | |
| JPS63304670A (en) | Manufacture of thin film semiconductor device | |
| JP2917388B2 (en) | Method for manufacturing semiconductor device | |
| JPH02211637A (en) | Manufacture of thin film transistor | |
| JPH0393273A (en) | Manufacture of thin film semiconductor device | |
| JPH06112222A (en) | Film semiconductor device and its manufacture | |
| JPH07162002A (en) | Manufacture of semiconductor film and manufacture of thin-film transistor | |
| JP3510973B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPS63119576A (en) | Thin film transistor | |
| JP3109650B2 (en) | Method for manufacturing thin film transistor | |
| JPH03104209A (en) | Manufacture of semiconductor device | |
| JPH07161996A (en) | Insulated-gate field-effect device and its manufacture | |
| JPH0319340A (en) | Manufacture of semiconductor device | |
| JP2994104B2 (en) | Method of forming P + type crystalline silicon thin film | |
| JP3284414B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH0546105B2 (en) | ||
| JPH0969631A (en) | Semiconductor device, its manufacture, its manufacturing device, and liquid crystal display | |
| JPH0661489A (en) | Manufacture of thin-film transistor | |
| JP4023367B2 (en) | Semiconductor film forming method and semiconductor film manufacturing method | |
| JP2009111302A (en) | Semiconductor device and its manufacturing method | |
| JP2000031081A (en) | Fabrication of semiconductor device | |
| JPH113887A (en) | Manufacture of thin film transistor | |
| JP3133861B2 (en) | Method for manufacturing semiconductor device | |
| JPH09246557A (en) | Semiconductor device and its manufacture |